

Д.С. Смирнов, И.Г. Дейнека, А.С. Алейник, И.А. Шарков

ОСНОВЫ РАЗРАБОТКИ ВСТРАИВАЕМЫХ СИСТЕМ НА ПЛИС С ИСПОЛЬЗОВАНИЕМ ПРОЦЕССОРА NIOS II[®]

Учебное пособие



Санкт-Петербург 2019

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ УНИВЕРСИТЕТ ИТМО

Д.С. Смирнов, И.Г. Дейнека, А.С. Алейник, И.А. Шарков

ОСНОВЫ РАЗРАБОТКИ ВСТРАИВАЕМЫХ СИСТЕМ НА ПЛИС С ИСПОЛЬЗОВАНИЕМ ПРОЦЕССОРА NIOS II®

Учебное пособие

РЕКОМЕНДОВАНО К ИСПОЛЬЗОВАНИЮ В УНИВЕРСИТЕТЕ ИТМО по направлению подготовки (специальностям) 16.04.01 Техническая физика в качестве учебного пособия для реализации основных профессиональных образовательных программ высшего образования магистратуры



УНИВЕРСИТЕТ ИТМО

Санкт-Петербург

2019

Д.С. Смирнов, И.Г. Дейнека, А.С. Алейник, И.А. Шарков. Основы разработки встраиваемых систем на ПЛИС с использованием процессора NIOS[®] II. Учебное пособие. – СПб: Университет ИТМО, 2019. – 95 с.

Рецензент:

Китаев Юрий Васильевич, кандидат технических наук, Университет ИТМО, тьютор

Учебное пособие представляет собой практическое руководство по созданию встраиваемых приложений на базе программируемых логических интегральных схем – ПЛИС. За основу взяты микросхемы программируемой логики фирмы Intel[®] FPGA, для описания выбран микропроцессор с программным ядром NIOS II. Подробно рассмотрен процесс реализации процессорной системы, объяснено функциональное назначение блоков архитектуры микропроцессора и файлов, генерируемых на разных этапах компиляции. Значительное внимание уделено способу подачи материала, повествование ведется последовательно от начала проекта до практической реализации на отладочной плате.

Исходный код и рисунки в высоком разрешении можно найти по ссылке: <u>http://sf.ifmo.ru/ru/niosii_textbook</u>.

Учебное пособие рекомендовано для магистров, обучающихся по направлениям 16.04.01 «Техническая физика» (образовательная программа «Световодная фотоника») и изучающим курс «Программируемая электроника на ПЛИС». Кроме того, оно может быть полезно для студентов, инженеров и научных работников, занимающихся в области проектирования встраиваемых систем.

Intel, Altera, Nios, Quartus и Cyclone являются торговыми марками компании Intel Corporation или ее дочерними компаниями в США и/или других странах.

Arm и Cortex являются торговыми марками компании Arm Limited или ее дочерними компаниями в США и/или других странах.

университет итмо

© Университет ИТМО 2019 © Д.С. Смирнов, И.Г. Дейнека, А.С. Алейник, И.А. Шарков 2019

Содержание

ВВЕДЕНИЕ	5
1. ПРОЦЕССОР С ПРОГРАММНЫМ ЯДРОМ В ПЛИС.	
ПРОЦЕССОРНАЯ СИСТЕМА НА БАЗЕ NIOS II.	7
1.1. Программируемая логика и процессорные ядра. Общие тенденции	7
1.2. Особенности процессора с программным ядром. Процессор Nios II	10
2. ЗНАКОМСТВО С ПРОГРАММНЫМ ОБЕСПЕЧЕНИЕМ И	
РЕАЛИЗАЦИЯ ПЕРВОГО ПРОЕКТА С ИСПОЛЬЗОВАНИЕМ NIOS II	
GEN2 [®]	13
2.1. Структура процесса разработки	13
2.1.1. Разработка аппаратной части	14
2.1.2. Разработка программной части	14
2.1.3. Постановка задачи для первого проекта	15
2.2. Разработка аппаратной части проекта nios_load1	15
2.2.1. Создание проекта в Quartus	16
2.2.2. Сборка процессорной системы nios_load1 в Platform Designer	18
2.2.3. Реализация файла верхнего уровня	26
2.2.4. Настройка периферии в Pin Planner	29
2.2.5. Компиляция проекта и прошивка платы	31
2.3. Разработка программной части	33
2.3.1. Генерация BSP	33
2.3.2. Реализация приложения	34
2.3.3. Компиляция и запуск программы на плате	35
2.4. Обзор реализации программы для системы на основе Nios II	37
2.5. Листинг	43
3. ОБЗОР ПРОЦЕССОРА NIOS II GEN2	44
3.1. Введение	44
3.1.1. Концепция настраиваемого ядра софт-процессора	45
3.2. Архитектура процессора	46
3.2.1. Файл регистров	46

3.2.2. АЛУ	47
3.2.3. Контроллеры исключений и прерываний	48
3.2.4. Память и организация ввода/вывода	48
3.2.5. Блок отладки JTAG	52
4. ГОТОВЫЕ РЕШЕНИЯ ПЕРИФЕРИИ ДЛЯ NIOS II GEN2	54
4.1. Введение	54
4.2. On-Chip Memory	55
4.3. PIO	56
4.4. Interval Timer	58
4.5. JTAG UART	60
4.6. SDRAM Controller	63
5. МОДИФИКАЦИЯ ПРОЕКТА nios_load C ИСПОЛЬЗОВАНИЕМ	[P-
ЯДЕР	66
5.1. Разработка аппаратной части	66
5.2. Разработка программной части	70
5.2.1. Процедуры драйверов	70
5.2.2. HAL	71
5.2.3. BSP	72
5.2.4. Приложение nios_load_hal	75
6. ПРЕРЫВАНИЯ и ISR	85
6.1. Введение	85
6.2. Прерывания в Nios II	85
6.3. Обработка прерываний в рамках HAL	87
6.4. Реализация прерываний в проекте nios_load2	88
Заключение	92
Ссылки	93
Приложение	94

введение

В настоящее время продолжается ускоренное развитие цифровых систем. Микроконтроллеры, процессоры, микросхемы программируемой логики уже используются повсеместно, а увеличение интереса к созданию и применению интеллектуальных систем в огромном количестве направлений и областей науки и техники обусловливает рост рынка цифровых устройств. Однако растут также требования к количеству специалистов, способных осуществлять проектирование печатных плат и создавать программное обеспечение для цифровых микросхем.

В современном мире имеет место тенденция к диверсификации специальностей. Это, в том числе, справедливо и для области программирования, в частности, встроенных систем. Например, процесс обучения проектированию систем с FPGA после изучения фундаментальных вопросов разделяется на набор специальностей – Hardware Development, Embedded Hardware Development, Software Development, Digital Signal Processing, Interfaces Development. Освоение столь широкого спектра задач требует огромного количества специализированных знаний, но понимание основ, базовых понятий и терминов, относящихся к области цифровых систем и архитектуры компьютера, является общим и необходимым фактором для того, чтобы стать профессионалом.

Данное учебное пособие подходит как для тех, кто делает свои первые шаги в работе с программируемой электроникой, так и для тех, кто имеет опыт работы с ПЛИС и хочет дополнить их знаниями и навыками работы с микропроцессором с программным ядром. Описание основных элементов составлено таким образом, чтобы дать ответ на все «почему», а практические примеры позволяют закрепить полученные знания. Авторы предлагают последовательность изучения материала, в которой основы закладываются при работе с программируемой логикой, а уже затем из блоков, описанных на языке описания аппаратуры (*Hardware Description Language – HDL*), собираются микропроцессорные ядра и периферия. Поэтому в рамках учебного пособия в качестве аппаратной платформы были выбраны программируемые логические интегральные схемы, ПЛИС.

На сегодняшний день на рынке цифровых микросхем представлены различные варианты процессорных ядер, в том числе микропроцессоров с программным ядром. В данном учебном пособии рассматривается реализация процессорной системы на базе софт-процессора Nios II[®] с использованием средств разработки Intel FPGA. Настоящее пособие состоит из семи разделов.

В первом разделе мы обозначим некоторые тенденции развития процессорных систем и микросхем программируемой логики, опишем особенности выбранной аппаратной платформы и процессорной системы.

Во втором разделе пособия мы познакомимся со средствами разработки встраиваемых систем на базе ПЛИС фирмы Intel FPGA и соберем первый базовый проект.

В третьем разделе мы рассмотрим ядро процессора Nios II: его преимущества, конфигурации и возможности настройки.

В четвертом разделе мы познакомимся с базовыми блоками периферии – их функционалом, возможностями.

В пятом разделе мы воспользуемся блоками, описанными в разделе 4, и соберем улучшенную версию базового проекта.

В шестом разделе мы познакомимся с принципами прерываний и воспользуемся встроенными возможностями ядра Nios II для оптимизации программы с использованием прерываний.

Принципы построения в ПЛИС систем на основе soft-процессоров остаются неизменными, поэтому знания и навыки, полученные в результате изучения данного пособия, могут быть применены на практике для разных микросхем и при использовании других САПР, не рассмотренных в тексте издания. Авторы надеются данным учебным пособием и его возможными продолжениями решить задачу создания качественного и понятного учебного материала по современным ПЛИС с практическими примерами.

Авторы постарались прямо в тексте ответить на большое количество потенциальных вопросов читателей, включив в текст дополнительные сноски и выделив важные особенности. Часто в тексте в скобках указывается альтернативный перевод того или иного термина. Авторы решились использовать сленг, слова, которые приняты у инженеров, чтобы приблизить читателя к специфике программирования ПЛИС. Мы считаем, что иногда такая терминология очень удачна для описания понятий и адаптации к русскому языку англоязычных слов.

Для лучшего освоения материала методического пособия в качестве предварительных требования к читателям желательно обладать базовыми знаниями в программировании (например, знания языка Си) и микропроцессорной технике.

Методические рекомендации к использованию. Учебное пособие является частью дисциплины «Программируемая электроника на ПЛИС». При написании курсового проекта в рамках данной дисциплины студенту рекомендуется ориентироваться на последовательность, изложенную в данном пособии. Выполнение всех шагов разработки согласно структуре пособия позволит читателю развить компетенции в разработке как аппаратной, так и программной реализации встраиваемых систем на ПЛИС.

Авторы выражают благодарность Китаеву Юрию Васильевичу за экспертную оценку и поддержку, Шуклину Филиппу Александровичу за помощь в проверке и корректировке описанного материала и Гужвиевой Марии Викторовне за создание логотипа для обложки.

1. ПРОЦЕССОР С ПРОГРАММНЫМ ЯДРОМ В ПЛИС. ПРОЦЕССОРНАЯ СИСТЕМА НА БАЗЕ NIOS II.

1.1. Программируемая логика и процессорные ядра. Общие тенденции

Программируемая логическая интегральная схема (ПЛИС), выбранная в качестве платформы для аппаратной реализации процессорного ядра, собой представляет своего рода конструктор для микроэлектроники. Конфигурируя программируемую логику ПЛИС, можно создавать самые разные электронные схемы – от простых комбинаторных схем, например, сумматора или мультиплексора, до сложных систем управления роботизированными комплексами, нейросетевых ускорителей вычислений для поисковых интернет систем и блоков управления автономными транспортными средствами.

Часто можно встретить понятие «отладочная плата» (англ. Development board) – платформа, имеющая в своём составе одну или несколько ключевых микросхем (ПЛИС, микроконтроллер и другие), использующаяся для того, чтобы итеративным путём отработать схемотехническое и программные решения. Например, с помощью платы STM32F429 Discovery (рисунок 1.1(а)) можно познакомиться с архитектурой контроллеров STM32 и отладить работу с LCD экраном.



Рисунок 1.1 Отладочные платы: a - STM32F429 Discovery; б - DE10-Standard

На таких платах с FPGA (рисунок 1.1(б)) часто отрабатывается, или «прототипируется», архитектура процессорных ядер перед его запуском в серийное производство. Мы поступим похожим образом – мы будем использовать программируемую логику ПЛИС для того, чтобы собрать из её элементов процессорную систему.

Что же такое процессор? Дадим несколько определений. Сначала определим процессор как логическую схему, состоящую из набора функциональных блоков, совокупность которых позволяет в конечном итоге выполнять команды управления компьютерной системой. Другое определение возьмём из Википедии: «Процессор – это электронная схема, выполняющая инструкции компьютерной программы, производя арифметические, логические, управляющие операции и операции ввода/вывода, определяемые инструкциями». Процессор обычно принято считать главной микросхемой, часто можно встретить название Центральный Процессорный Элемент (англ. *Central Processing Unit*), но в современных реалиях это не всегда верно, так как процессор может быть лишь малой частью сложной системы и использоваться, например, лишь для реализации TCP/IP стека.

Процессор обладает рядом ключевых преимуществ, обусловливающих его повсеместное применение. Это прежде всего возможность, всего лишь модифицировав содержимое памяти процессора (поменяв последовательность и набор инструкций), полностью изменить выполняемый функционал – только что процессор декодировал архивный файл, и вот он уже играет против вас в шахматы. То есть, архитектура процессора не меняется при изменении задачи – меняется лишь содержимое памяти. Второе преимущество, происходящее из первого, – возможность использования высокоуровневых языков программирования. Ведь несмотря на особенности архитектуры процессоров и их разнообразие, ключевые блоки – регистровый файл, блоки памяти, счётчик и декодер инструкций, арифметико-логическое устройство – присутствуют во всех процессорах. А это значит, что, изменяя и дополняя компилятор, можно создавать возможность написания кода, который будет работать на разных процессорах, при этом нет необходимости глубоко понимать архитектуру процессора.

Вышеописанные преимущества позволяют понять, почему процессоры так широко распространены и почему так много программистов, пишущих программы на языках высокого уровня. Однако на сегодняшний день имеет место набор тенденций, заключающихся в том, что:

• во-первых, для увеличения производительности всё чаще требуется применять специализированное (англ. *custom*), а не общее (англ. *generic*) решение. Данная тенденция просматривается во многих сферах. В наше время все чаще можно слышать об «индивидуальном подходе» и «учете чьих бы то ни было особенностей». В сфере программирования и цифровой схемотехники можно говорить о создании и использовании «специализированного аппаратного обеспечения» (англ. *dedicated hardware*) для эффективного решения конкретной задачи. Наиболее

показательными примерами могут стать специализированные инструкции (англ. *custom instructions*), призванные увеличивать производительность процессоров за счёт создаваемых под конкретную задачу ускорителей (англ. *accelerators*). На момент написания данного пособия корпорация Intel вела работы по созданию среды, упрощающей работу с микросхемой, объединяющей процессоры Xeon[®] и ПЛИС – *Intel Acceleration Stack*. Данная среда призвана как раз обеспечить возможность создания аппаратных ускорителей для функций, выполняющихся на процессоре;

- во-вторых, наблюдается активный рост рынка встроенных систем и приложений для них, и всё важнее становится вес такого фактора, как время выхода продукта на рынок (англ. *time to market*). В быстро изменяющемся мире все важнее бывает первым заявить о себе, первым продемонстрировать решение, даже в недоделанном, предварительном виде. Для задач, требующих создания специализированных микросхем (англ. *application-specific standard product, ASIC*), время, потраченное на разработку архитектуры и топологии, изготовление чипов, может стать критическим. Возможность быстрого прототипирования схемы делает программируемую логику всё более востребованной;
- в-третьих, имеет место взаимопроникновение аппаратных и программных решений. Процессорные ядра с фиксированной архитектурой объединятся с программируемой логикой, как это сделал Intel. Аппаратные, еще недавно недоступные для программируемой логики процессоры Arm[®] Cortex[®] получили свою HDL (англ. *hardware description language*) версию, то есть теперь доступны для имплементации в ПЛИС. То же самое справедливо и для процессоров MIPS. Программисты ПЛИС всё чаще сталкиваются с необходимостью работы с процессорными системами и, как следствие, важностью навыков высокоуровневого программирования. В свою очередь, программисты, пишущие на языках высокого уровня, желающие увеличить производительность своих алгоритмов, даже при наличии таких программных пакетов, как высокоуровневый синтез (англ. *high level synthesis, HLS*), должны понимать архитектуру и возможности программируемой логики, разбираться в языках описания аппаратуры.

Таким образом, развитие цифровых технологий и программирования потребует от программистов и инженеров-схемотехников стать более универсальными и в определённом смысле размоет границу между ними. Можно сделать вывод о том, что понимание архитектуры микросхемы — это важный и полезный навык, позволяющий оптимальнее решить поставленную задачу. А знание языков высокого уровня — теперь необходимость и для инженеров-схемотехников.

1.2.Особенности процессора с программным ядром. Процессор Nios II

Итак, мы будем реализовывать процессор на ПЛИС. Поскольку это будет процессор с программным ядром, имеет смысл предварительно определить его особенности, сравнив с ASIC-процессором, то есть с процессором с аппаратным ядром. В таблице 1.1 представлены особенности обоих решений.

A	by in binger permissing in inpegee	
Параметр	Процессор с аппаратным ядром (Hard-core)	Процессор с программным ядром (Soft- core)
Максимальная тактовая частота работы	Единицы ГГц	Сотни МГц
Место, занимаемое на кристалле	Меньше, чем в случае программного решения, из- за использования оптимального количества и типа логических элементов	Больше, чем в случае аппаратного решения, из- за избыточности программируемой логики для решения специфической задачи (в частности имплементации процессорного ядра)
Гибкость, возможность настройки	Ввиду того, что архитектура и расположение процессорного ядра на кристалле фиксирована, возможность настройки ограничена заложенной заранее избыточностью.	Широкие возможности настройки параметров под конкретную задачу. Кроме того, появляется возможность имплементации нескольких процессорных ядер, и их расположение в том месте кристалла, где это необходимо
Возможность обновления и повторное использование	В устройствах, где используются процессоры с аппаратными ядрами, обновление процессора невозможно. По этой же	В устройствах, где используются процессоры с программными ядрами, существует возможность полностью обновить систему заменив

Таблица 1.1 Сравнительная таблица,	описывающая преимущества и недостатки
двух видов реализац	ии процессорного ядра

1			
использо	ование	устройства	а процессор на другой, или
для	других	к целей	і отказаться от процессора в
затрудне	ено.		пользу системы на
			программируемой логике
			(HDL).
			Так же подобные
			устройства могут быть
			повторно использованы
			для альтернативных задач
			посредством полной
			переработки системы.

Из таблицы становится понятным, что оба варианта реализации процессоров имеют свои преимущества и недостатки, а выбор в пользу того или иного решения должен делаться исходя из специфики поставленной задачи.

На программируемой логике существует возможность как собрать написанное самостоятельно на языке HDL программное ядро, так и воспользоваться готовыми программными ядрами. Производитель микросхем программируемой логики Altera, некоторое время назад перешедшая под всемирно известный бренд Intel, в течение продолжительного времени поддерживает свой 32-разрядный процессор Nios II, считающийся наиболее широко используемым процессором с программным ядром в индустрии ПЛИС¹.

Процессор Nios II имеет 32-разрядную RISC (англ. reduced instruction set computer) микроархитектуру, то есть обладает архитектурой с ограниченным набором команд². К его ключевым особенностям следует отнести две полноценные значительно отличающиеся друг от друга версии («сборки») – Nios II Fast и Nios II Economy, возможность работы в широком диапазоне тактовых частот (более 400 МГц), аппаратная (и программная со стороны интегрированной среды разработки) поддержка специализированных инструкций для аппаратного ускорения (до 256), поддержка векторного контроллера прерываний (до 32), возможность подключения быстрой памяти из ресурсов программируемой логики и многое другое.

Для программирования под Nios II предоставляется встроенная среда разработки (англ. *Embedded Design Suite[®]*, *IDE*). Она представляет собой пользовательский интерфейс для работы с кодом и отладки программы и, кроме

¹ Источник: <u>https://www.intel.co.uk/content/www/uk/en/products/programmable/processor/nios-ii.html</u>

² Подробнее: <u>https://ru.wikipedia.org/wiki/RISC</u>

всего прочего, включает в себя поддержку операционной системы реального времени.

В следующей главе мы перейдём к практической реализации процессора с программным ядром на ПЛИС. Мы построим аппаратную часть системы, в которой центральным элементом будет процессор Nios II.

2. ЗНАКОМСТВО С ПРОГРАММНЫМ ОБЕСПЕЧЕНИЕМ И РЕАЛИЗАЦИЯ ПЕРВОГО ПРОЕКТА С ИСПОЛЬЗОВАНИЕМ NIOS II GEN2[®]

Система на основе процессора Nios II состоит из двух отдельных частей аппаратной и программной. Встроенный в Quartus инструмент *Platform Designer*[®] используется для реализации аппаратной части: настройка конфигурации процессора и периферии. Платформа *Nios II EDS* используется для работы с программной частью проекта. В этой главе мы соберем базовую систему для того, чтобы продемонстрировать процесс разработки аппаратной части и особенности работы с программной частью проекта: рассмотрим последовательность и специфику разработки приложений для собираемой аппаратной системы.

2.1.Структура процесса разработки

Диаграмма процесса разработки системы на основе Nios II показана на рисунке 2.1.



Рисунок 2.1 Схема процесса разработки на Nios II^3

³Взято из: <u>https://www.intel.com/content/www/us/en/programmable/documentation/iga1446487888057.html#sss1409047</u> 110026

2.1.1. Разработка аппаратной части

При возрастании сложности разрабатываемых систем значительно увеличивается время, необходимое для реализации необходимого функционала (левая часть схемы). Одним из решений такой проблемы является использование готовых модулей в проекте. Подобные модули могут быть разработаны как самим разработчиком, так и сторонними программистами, и часто оформляются в виде интеллектуального продукта, выполненного по определённым стандартам, поэтому их принято называть *IP-ядрами (Intellectual Property cores)*, т.е. объектами интеллектуальной собственности. Такие ядра могут быть бесплатными, могут быть специализированными под определённого производителя, а могут стоить десятки тысяч долларов США.

Intel FPGA предоставляет обширный выбор таких модулей, часть из которых являются бесплатными и доступными всем пользователям. Для разработки систем на основе готовых модулей в Quartus доступен дополнительный инструмент – *Platform Designer*. Данный инструмент позволяет значительно сэкономить время, автоматизируя большую часть генерации логики межсоединений. По результатам сборки системы Platform Designer проверяет сборку на ошибки и генерирует HDL-коды для дальнейшей компиляции и файлы с расширением *.qsys и *.sopcinfo, хранящие в себе информацию о конфигурации системы. Эти файлы в дальнейшем используются для компиляции и генерации файлов для программной части проекта.

2.1.2. Разработка программной части

Intel FPGA предоставляет набор инструментов для разработки и реализации программной части – *Nios II Embedded Design Suite (EDS)*. Данный пакет содержит в себе все необходимое:

- Nios II Software Build Tools for Eclipse набор инструментов для разработки программной части для Nios II с использованием графического интерфейса;
- *Инструменты GNU* (GCC компилятор, GDB отладчик) поддержка инструментов GNU toolchain;
- Примеры и шаблоны с применением готовых решений для IP-ядер;
- Бесплатный доступ к использованию Nichestack TCP/IP Network Stack;
- Бесплатная ознакомительная версия распространенной операционной системы реального времени (RTOS) от Micrium *MicroC/OS-II*

Данный набор позволяет быстро и эффективно разрабатывать приложения для процессоров Nios II.

2.1.3. Постановка задачи для первого проекта

Процесс разработки системы на основе процессора Nios II состоит из нескольких этапов. Для иллюстрации процесса разработки системы мы соберем небольшую систему управления светодиодами. Полоса из десяти светодиодов будет имитировать визуализацию процесса загрузки – светодиоды последовательно будут загораться один за другим, пока все они не начнут светиться, после чего они все погаснут, и так далее. Десять переключателей на плате будут регулировать скорость, с которой светодиоды будут зажигаться. Для подобной простой системы мы воспользуемся минимальной конфигурацией процессора Nios II - Economy.

Главной задачей этого проекта является ознакомление с программным обеспечением, необходимым для построения подобных и более сложных систем на базе Nios II. Основными шагами в разработке проекта будут:

1. Создание аппаратного проекта в Quartus;

1.1.Сборка системы на основе Nios II и генерация HDL-кода с помощью Platform Designer;

1.2.Добавление системы в файл верхнего уровня проекта, подключение системы к другим модулям проекта и портам ПЛИС;

1.3.Компиляция проекта и конфигурация ПЛИС, ознаменовывающая собой завершение создание аппаратной части проекта;

- 2. Генерация библиотеки BSP;
- 3. Написание кода приложения на языке Си;
- 4. Сборка программного проекта и запуск его на плате.

2.2.Разработка аппаратной части проекта nios load1

Для реализации аппаратной части проекта необходимо выполнить следующие действия:

• Создать новый проект в среде разработки Quartus;

• Собрать простую систему на базе процессора Nios II с использованием инструмента *Platform Designer*:

о Добавить и сконфигурировать модули периферии, памяти, идентификатора системы и процессора;

о Выбрать корректные подключения в матрице межсоединений и экспортировать из системы необходимые порты;

- о Определить вектора сброса и исключений;
- о Определить базовые адреса;
- о Сгенерировать HDL-файлы и bsf-файл;

• Создать файл верхнего уровня, в котором будет присутствовать собранная система, и подключить порты системы к портам ПЛИС;

- Настроить периферию с помощью инструмента *Pin Planner*;
- Скомпилировать проект, сконфигурировать (на сленге «прошить») ПЛИС.

2.2.1. Создание проекта в Quartus

Чтобы начать сборку системы на базе Nios II, необходимо создать проект, в состав которого будет включен процессорный блок. Для этого запустите среду Quartus и создайте пустой проект выбором в верхней левой панели File > New Project Wizard. В открывшемся окне Introduction появится описание последовательности создания проекта (рисунок 2.2). Нажмите Next >.

) C	uartus Prime Standard Edition		S New Project Wizard	
<u>F</u> ile	<u>E</u> dit <u>V</u> iew <u>P</u> roject <u>A</u> ss	ignments P <u>r</u> oce	Introduction	
	<u>N</u> ew	Ctrl+N		
~	Open	Ctrl+O	The New Project Wizard helps you create a new project and preliminary project settings, including the following:	
	<u>C</u> lose	Ctrl+F4	Project name and directory	
А	New Project Wizard		Project files and libraries	
ŝ	Open P <u>r</u> oject	Ctrl+J	Target device family and device	
	Save Projec <u>t</u>		EDA tool settings	
	Clos <u>e</u> Project		You can change the settings for an existing project and specify additional project-wide settings with the Settings command (Assignments menu). You can use the various pages of the Settings dialog box to add functionality to the project.	
	Save	Ctrl+S		
	Save As			
sp.	Save All	Ctrl+Shift+S		
	<u>F</u> ile Properties			
	Create / Update	•		
	Export			
	Convert Programming Files			
Ħ	Page Set <u>u</u> p			
	Print Preview			
	Print	Ctrl+P		
	Recent Files	•	□ Don't show me this introduction again	
	Recent Projects	•		
	E <u>x</u> it	Alt+F4	< Back Next> Finish Cancel Hel	P

Рисунок 2.2 Первые шаги по созданию проекта в среде Quartus

Следующим шагом **Directory**, **Name**, **Top-level Entity** необходимо указать директорию, в которой будет храниться проект и все его файлы, и определить название проекта (рисунок 2.3). По умолчанию считается, что файл верхнего уровня имеет то же название, что и сам проект.

Путь к директории проекта не должен содержать пробелы, буквы русского алфавита и различные спецсимволы. По умолчанию предлагается адрес, по которому расположена директория самой среды разработки – этот адрес идеально подходит по всем требованиям. Также обратите внимание, что название файла верхнего уровня чувствительно к регистру.

Данный проект реализуется с нуля, поэтому в следующем шаге **Project type** выбирается пункт **Empty project**. По этой же причине шаг **Add files** пропускается. В следующем шаге, **Family, Device & Board Settings**, необходимо определить, для

какого именно семейства ПЛИС разрабатывается проект (рисунок 2.4). В этом проекте используется плата **DE10-Standard** от тайваньского производителя **Terasic**, на которой установлен кристалл с артикулом (**part number**) **5CSXFC6D6F31C6N**. Данный чип относится к семейству **Cyclone V**, это необходимо указать в выпадающем списке пункта **Family**. В списке доступных устройств необходимо выбрать указанный кристалл.

Если у Вас отсутствует возможность выбора семейства, Вам необходимо • скачать их с сайта Intel и добавить через меню Tools > Install Devices.

Divertem, News, Ten, Level Entity		
Directory, Name, Top-Level Entity		
What is the working directory for this project?		
C:\intelFPGA\17.1		
What is the name of this project?		
nios_load		
What is the name of the top-level design entity for this project? This name is case design file.	e sensitive and must exactly	y match the entity name in the
nios_load		
Use Existing Project Settings		

Рисунок 2.3 Окно выбора директории и названия для проекта и файла верхнего

уровня

ACTICC DUALD							
Dourd							
elect the family and d	levice you want to tar nal device support wi	get for comp th the Install	ilation. Devices com	mand on the Tools	menu		
o determine the version	on of the Quartus Pri	me software i	in which you	r target device is su	upported, refer to the Devic	<u>e Support List</u> webpag	
Device family				Show in 'Availab	le devices' list		
Family: Cyclone V (E/GX/GT/SX/SE/ST)		-	Package:	Any	•	
Device: All			-	Pin count:	Any	•	
				C	,		
Target device				Core speed grad	eed grade: Any		
O Auto device selection	ted by the Fitter			Name filter:			
Specific device set	elected in 'Available d						
				M Show advance	ced devices		
Other: n/a				M Show advance			
Other: n/a				M Snow advand	ed devices		
Other: n/a	Core Voltage	ALMs	Total I/	Os GPIOs	GXB Channel PMA	GXB Channel P	
Other: n/a wailable devices: Name 5CSXFC6C6U23I7ES	Core Voltage 1.1V	ALMs 41910	Total I/ 342	Os GPIOs 314	GXB Channel PMA	GXB Channel P ⁴ 6	
O Other: n/a wailable devices: Name SCSXFC6C6U23I7ES	Core Voltage 1.1V 1.1V	ALMs 41910 41910	Total I/ 342 499	Os GPIOs 314 457	GXB Channel PMA 6 9	GXB Channel P ⁴ 6 9	
Other: n/a wailable devices: Name SCSXFC6C6U2317ES SCSXFC6D6F31A7 SCSXFC6D6F31C6	Core Voltage 1.1V 1.1V 1.1V	ALMs 41910 41910 41910	Total I/ 342 499 499	Os GPIOs 314 457 457	GXB Channel PMA 6 9	GXB Channel P 6 9 9	
Other: n/a wallable devices: Name SCSXFC6C6U23I7ES SCSXFC6D6F31A7 SCSXFC6D6F31C6 SCSXFC6D6F31C7	Core Voltage 1.1V 1.1V 1.1V 1.1V	ALMs 41910 41910 41910 41910	Total I/ 342 499 499 499	Os GPIOs 314 457 457 457	GXB Channel PMA 6 9 9 9	GXB Channel P 6 9 9 9	
Other: n/a vailable devices: Name 5CSXFC6C6U23I7ES 5CSXFC6D6F31C6 5CSXFC6D6F31C7 5CSXFC6D6F31C8	Core Voltage 1.1V 1.1V 1.1V 1.1V 1.1V 1.1V	ALMs 41910 41910 41910 41910 41910	Total I/ 342 499 499 499 499	 Snow advand GPIOs 314 457 457 457 457 	GXB Channel PMA 6 9 9 9 9 9 9	GXB Channel P 6 9 9 9 9 9	

Рисунок 2.4 Выбор семейства (family) и устройства (device), для которого

создается проект

Этих настроек достаточно для текущего проекта, поэтому можно нажать кнопку **Finish**. Теперь можно приступить к сборке системы на основе Nios II в среде Platform Designer.

2.2.2. Сборка процессорной системы nios load1 в Platform Designer

Запустить инструмент Platform Designer можно как нажав иконку на панели инструментов, так и через меню **Tools > Platform Designeer**. После инициализации откроется пустая система, в которой есть только источник тактового сигнала (рисунок 2.5). В левой части экрана находится набор тематически подобранных библиотек, **IP Catalog**, элементы которого мы будем добавлять в систему. На вкладке System Contents отображаются все добавленные в собираемую систему блоки, их межсоединения и различная информация, включая базовый адрес, приоритеты прерываний, экспортированные порты и пр. Приступим к сборке системы.

Добавление процессора Nios II Gen2

В окне IP Catalog выбираем категории Processors and Peripherals > Embedded Processors (или находим с помощью поиска) и выбираем компонент Nios II

Processor, нажимаем **Add**, чтобы добавить его в систему, появляется окно настройки процессора (рисунок 2.6).

🔓 Platform Designer - unsaved.qsys* (C:\intelFPGA\book\unsaved.qsys) — 🗆 🗙											
File Edit System Generate View Tools Help											
📑 IP Catalog 🛛 🗕 🖬 🗖	📰 s	ystem (Contents	X Address Ma	ap 🛙	Interconnect Requirements	3				- đ 🗆
	1	∞ ▲	1 5y	/stem: unsaved							
	+	Use	Conn	Name		Description		Export	Clock	Base	
Altera Nios II Custoi Processors and Peripherals		\checkmark		⊡ clk_0		Clock Source					
-Co-Processors	$ \times $			dk_in		Clock Input		clk vocat	exported		
Nios II Custom Instructions Bitswap			×	dk_in_reset		Clock Output		Double-click to export	dk 0		
Custom Instruction I				dk reset		Reset Output			co		
···· • Custom Instruction I	-										
Custom Instruction :	-										
Floating Point Hardy Floating Point Hardy	I										
Embedded Processors											
Nios II (Classic) Process											
Nios II Processor											
× >											
New Edit + Add											
🧏 Hier: 🛛 Device F 🖄 💶 🗗 🗖											
unsaved [unsaved.qsys*]	1										
in → dk											
±∎ dk 0											
		<									>
	1 1	n ala ala		Comment filter							
		144 JU		Current filter:							
	N 50	lessage	s 🛛								- d 🗆
	Туре		Path		Messag	e					
										_	
											-
0 Errors, 0 Warnings										Generate HDL	Finish

Рисунок 2.5 Окно инструмента Platform Designer

Nos II Processor Documentation Image: Status Image: Status <th>Nios II Processor - nios2_gen2_0</th> <th></th> <th>×</th>	Nios II Processor - nios2_gen2_0		×
Performance Main Vectors Cades and Menory Natrifaces Antimetic Leaburdows MAIL Vectors	Nios II Processor altera_rios2_gen2	Doam	ntation
Orman Make 2, per Buest Salve 's inst specified'. Please select the reset Salve Orman Make 2, per Dupton Salve 's inst specified'. Please select the exception Salve		Mm Vectors Caches and Newsy bitrifices Authentic Instructions IMU and IMU Settings TAG Debug Advanced Features Select and memory bitrifices Authentic Instructions IMU and IMU Settings TAG Debug Advanced Features Second None II.If None II.If Second Resource-explimited 32-bit RISC Second Second Second Second <t< th=""><th></th></t<>	

Рисунок 2.6 Начальное окно настройки процессора Nios II

Для текущего проекта необходима выбрать на вкладке **Main** конфигурацию ядра Nios II/е (подробнее о конфигурациях Nios – в разделе 3). На вкладке **Vectors** определяются вектора сброса и исключений, однако мы еще не добавили память в систему, поэтому заполним это поле позже. На вкладке **Cache and Memory Interfaces** настраиваются параметры кэша, на вкладке **Arithmetic Instructions** расположены настройки способов реализации арифметических операций в процессоре; функции на этих двух вкладках доступны только при использовании конфигурации Nios II/f. Аналогичная ситуация с настройками блоков управления и защиты памяти на вкладке **MMU and MPU Settings**. На вкладке **JTAG Debug** по умолчанию добавлен модуль отладки через интерфейс JTAG. Более продвинутые настройки доступны на вкладке **Advanced Featured** и не рассматриваются в рамках данного методического пособия. Нажимаем клавишу **Finish**, чтобы добавить блок в систему. Нажмите правой кнопкой мышки по имени блока и переименуйте его в срu.

Добавление модуля памяти

К процессору Nios II можно подключить различные модули памяти, в данном проекте мы воспользуемся встроенной памятью (*on-chip memory*). В каталоге IPядер в категории **Basic Functions > On Chip Memory** выберем **On-Chip Memory** (**RAM or ROM**). Наше приложение будет занимать немного места в памяти, в открывшемся окне настроек блока (рисунок 2.7) укажем размер с запасом – 20480 Байт. Остальные настройки сохраним по умолчанию. Нажмите правой кнопкой мышки по имени блока и переименуйте его в onchip mem.

k Diagram		
v signals	r Memory type	
	RAM (Writable) V	
nchip_memory2_0	Dual-port access	
	Single dock operation	
clock	Read During Write Mode: DONT_CARE	
avalon	Block type: AUTO ~	
reset		
ra_avalon_onohip_memory	Y Size	
	Enable different width for Dual-port access	
	Slave S1 Data width: 32 🗸	
	Total memory size: 20480 bytes	
	Minimize memory block usage (may impact fmax)	
	r Read latency	
	Slave siLatency: 1 V	
	Slave s2 Latency: 1 U	
	T DOM/DAM Memory Protection	
	Reset Request: Enabled v	
	ECC Parameter Evtend the data width to support ECC bits' provided	
	Extend the data which to apport ECC trial. DISBOED V	
	* Memory initialization	
	✓ Initialize memory content	
	Enable non-default initialization file	
	Type the filename (e.g: my_ram.hex) or select the hex file using the file browser button.	
	User created initialization file: onchip_mem.hex	
	Enable Partial Reconfiguration Initialization Mode	
	Enable To System Memory Content Editor feature	
	Instance ID: MONE	
	1901 The	
	Memory will be initialized from unsaved onchip memory2 0.hex	

Рисунок 2.7 Окно настроек блока On-Chip Memory (RAM or ROM)

В нижней части окна настроек находится поле «Memory Initialization», в котором можно выбрать и добавить hex-файл в качества файла • инициализации. В этом поле можно указать скомпилированное приложение, чтобы при запуске процессора программа мгновенно начала свое выполнение.

Добавление модулей периферии

В текущей системе в качестве периферии используются светодиоды, т.е. средства вывода информации, и переключатели, т.е. средства ввода информации. Для подключения данных элементов необходимо воспользоваться IP-ядром **PIO** (*Parallel Input/Output*), которое можно найти в категории **Processors and Peripherals** > **Peripherals**. В настройках в обоих случаях необходимо указать битность подключаемой шины и направление движения данных.

При настройке IP-ядра для переключателей (рисунок 2.8 слева) необходимо выбрать направление (**Direction**) **Input**. Другие настройки в текущей сборке останутся по умолчанию и будут рассмотрены позже. Нажмите правой кнопкой мышки по имени блока и переименуйте его в switch.

В случае настройки для светодиодов (рисунок 2.8 справа) выбирается направление **Output**. Остальные настройки остаются по умолчанию. В поле **Output Port Reset Value** определяется значение, которое будет выставлено на эту шину при инициализации. Нажмите правой кнопкой мышки по имени блока и переименуйте его в ledr.

Некоторые разработчики записывают уникальные значения в Output Port Reset Value, чтобы при отсутствии прямого подключения к системе в
 режиме отладки определять, например, проинициализирована ли система и какая версия именно.

Добавление модуля системного идентификатора

При работе со процессорными системами с программным ядром полезно иметь возможность проверки соответствия аппаратной и программной частей, т.е., при наличии определённого идентификатора, присутствующего в системе, программист имеет возможность удостовериться, что данное приложение написано именно для данной системы. Для задания уникального идентификатора конфигурации системы в таких случаях используют IP-ядро System ID. Его можно найти в каталоге IP-ядер в категории Basic Functions > Simulation; Debug and Verification > Debug and Performance. Данный модуль содержит уникальный 32-битный идентификатор, который можно определить самостоятельно (рисунок 2.9),

а также временную метку, генерируемую автоматически. После изменения значения и добавления модуля переименуйте его в sysid.

•• PIO (Parallel (/O) - pio_0	^	PIO (Parallel I/O) - pio_0	*
PIO (Parallel I/O) altera_avalon_pio	Documentation	PIO (Parallel I/O) altera_avalon_pio	Documentation
		Block Diagram Show signals plo_0 plo_0 set se	Basic Settings Work (1-32 bits): Id Dection: Ded Drout Drout
	Cancel		Cancel Finish

Рисунок 2.8 Параметры блоков РІО для переключателей (слева) и светодиодов

(справа)



Рисунок 2.9 Окно настройки модуля System ID

Определение межсоединений и экспорт портов

После добавления и настройки всех необходимых для данного проекта модулей мы можем заметить, что во вкладке **System Contents** блоки не соединены между собой, а в нижней вкладке **Messages** находится большое количество сообщений об ошибке. Для формирования связей между блоками необходимо нажать на пустую точку в месте пересечений потенциальных линий связи между блоками. Такие

точки могут быть только между шинами одного типа, то есть, редактор не позволит соединить между собой, например, порты тактового сигнала и сброса.

Каждому блоку необходим тактовый сигнал, поэтому для начала соединим источник тактового сигнала – порт clk блока clk_0 – с портами для тактового сигнала у всех блоков.

Аналогично с сигналом сброса – порт clk reset блока clk 0.

Периферия взаимодействует с процессором посредством интерфейса Avalon *ММ*. Порты ввода/вывода не воспринимают инструкции и принимают и/или возвращают только данные, поэтому их необходимо соединить с портом процессора data_master. В то же время блок памяти взаимодействует с процессором через инструкции и передает и принимает данные, поэтому необходимо соединить память с портом процессора instruction master.

Относительно проекта собираемая система является черным ящиком с набором входов и выходов. Порты для взаимодействия с внешними элементами формируются экспортированием. Примером такого экспорта являются порты clk и reset блока clk_0, экспортированные наружу по умолчанию. В собранной системе внешне также подключаются светодиоды и переключатели, поэтому у данных блоков необходимо экспортировать порты. Для этого напротив порта external_connection необходимо дважды щелкнуть мышью в столбце **Export**, после чего дать имя данному порту. Назначим имена аналогично названию блоков. Результат выполненных операций представлен на рисунке 2.10.

0.0 the set of t	og 83		III System	Contents 88 Address Ma	p 💠 Interconnect Reg	urements 🕄								-
$ \ \ \ \ \ \ \ \ \ \ \ \ \ $	ID	× 101		System: unsaved	Path: ck_0									
Worksey B 0 db 190			+ Use	Connections	Name	Description	Export	Clock	Base	End	IRQ	Tags	Opcode Name	
Normality Normality Only Normality<	w Component		S 🗹		Cik_0	Oack Source								
Uniform Color Action Peter Action Peter Action Peter			×	D	dkjin	Clock Input	clk	exported	2					
Market year of the month A </td <td>unctions</td> <td></td> <td></td> <td>· · · · · ·</td> <td>ck_in_reset</td> <td>Reset Input</td> <td>reset</td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>	unctions			· · · · · ·	ck_in_reset	Reset Input	reset							
Under Set Provide Aussigned Concidencials for segured Image: Set Decidencials for segured Image: Set Decidecide for segured Image: Set Decidecidid for segu	ulation; Debug and Venification				dk	Clock Output		dk_0						
Number Number<	Debug and Performance		T.		ck_reset	Reset Output								
Image: Section particular in the section partin in the section partin in the section partit	States and the states		A 12		E 🛱 cpu	Nos II Processor								
Image: Section of the section of th				• •	ck	Clock Input	Double-click to export	clk 0						
Image: Section of the section of th			-		reset	Reset Input		[dk]						
Audo da la farager Sel Se					data master	Avalon Memory Mapped Master	Double-click to export	[dk]						
Image: State Stat					instruction master	Avaion Memory Macoed Master		[ck]						
Image: set of the set of					ira	Interrupt Receiver	Double-click to export	[ck]		80 0 TRD 3	1			
					debug reset request	Reset Output		[clc]			1			
Construction C					debug mem slave	Avision Memory Manuel Slave		[clk]	- 0x0800	avaere				
Image: set of the set of					curing instruction m	Outloop Toeto stion Master		Cont of	C. Constanting of					
Image: Section of the section of th			12		C onchin mem	On-Chip Memory (DAM or DOM)	sound and to coport		-		-	-		_
Image: Section of the section of th			67		det det	Clock Input		dk o						
Image: Section of the section of th					CKL	Cook input		CIR_U	10000000					
Image: And a control in the strand of the sect					91	Avaion Memory Mapped Stave		[CR 1]	= 0x0000	0x4fff				
Image: Section of the section of th			-		reset1	Reset Input	Double-click to export	[dk1]						
			M		E switch	PIO (Parallel I/O)		100						
Construction C					ck	Clock Input		clk_0						
Image: service of servic	Edit	💠 Add		(• • • • • • • • • • • • • • • • • • •	reset	Reset Input		[clk]						
Deck Predry II O Cancel Cold Pedda Pedd		Concession of the local division of the loca		III ♦ ↔ →	51	Avaion Memory Mapped Slave	Dauble-click to export	[clk]	= 0x000x	\$000m	1			
Image: Second and and a constrained of the second and and and and and and and and and a	Denter Family 12			00	external_connection	Conduit	switch							_
An under dade groupper (kl.g) Analysis dade groupper (kl.g) Analysis dade groupper (kl.g) An under dade groupper (kl.g) Analysis dade groupper (kl.g) Analysis dade groupper (kl.g) An under dade groupper (kl.g) Analysis dade groupper (kl.g) Analysis dade groupper (kl.g) An under dade groupper (kl.g) Analysis dade groupper (kl.g) Analysis dade groupper (kl.g) An under dade groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date groupper (kl.g) Analysis date	y so Device Hamily so				🗄 ledr	PIO (Parallel I/O)								
A data free free free free free free free fre		^		• • • • • • • • • • • • • • • • • • • •	ck	Clock Input		clk_0						
k status				+ · · ·	reset	Reset Input		[dk]						
anam particular parties and pa	k			• • · · · · · · · · · · · · · · · · · ·	s1	Avalon Memory Mapped Slave		[ck]	= 0x0000	2x000x0				
site canoni series and series of the series	atom instruction marter			00	external_connection	Conduit	ledr							
backgreen gaare backgreen gaare taktoor uiter taktoor uiter ta	ata master				E sysid	System ID Peripheral								
Auge Participant Rest Rest Dauble click to numer [d] p p S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S S	ebug mem slave			• • •	dk	Clock Input	Double-click to export	dk_0						
Structure Ausin Memory Nagend Save Ausin Memory Nagend Save Ausin Memory Nagend Save Buildow Calls Save Nagend Save	abug_reset_request				reset	Reset Input	Double-click to export	[cfk]						
And the state of the set of the	struction_master				control_slave	Avalon Memory Mapped Slave		[dk]	= 0x0000	0x0007				
ter so, shope ter Lokg ter Lokg	9			1.5 A.S.	1 10 10 10 T 10 10 10 10 10 10 10 10 10 10 10 10 10	In the second second second second		aroute a						
Adjunder Ander Seine S	eset													
No concidence of the second for each f	ock_bridge													
ser classic ser	pu													
A constant A con	eset_prioge													
Image: Provide and Control Con	A LIECTOR IS													_
Start Message Start Tope Pain Message Start Dimension Dimension Dimension Dimension Start Dimension Dimension Dimension Dimension Million Dimension Dimension Dimension Dimension Million Dimension Read dimension of age/date file read and dimension of ade/date file read and dimension Start dimension of ade/date file read and dimension			0-15	t 🍸 🛒 Current filter:										
Set Set 1 Type Path Mesoge 0 path IP Path Mesoge 14 IP IP Mesoge 15 IP Mesoge 16 IP Mesoge 17 IP Mesoge 18 IP Mesoge 19 Mesoge Mesoge 10 IP Mesoge 10 IP Mesoge	xternal connection		1								_			
Type Type Net Message Ling	rset		On Messag	pes 88										
Operation Test Process A11 BC DS forms Setting DS forms December 2000 Setting Setting and se	1		T	2.6	Manager									
AL IP Down Option encoded encoded Option encoded encoded Option encoded Registration for each state for each state Option encoded Registration for each state for each state Option encoded Registration for each state Option encoded Registration for each state	p_mem		Type	row	riessage									
MET Image: Set and set	k1		B 🔀	10 Errors										
unsaved.cpu Exception size a not specified. Hease select the exception size messered.cpu.dets_mester select.ast (0x0.0x0) weekpe mediag_memors1(0x0.0x00)	set1		0	unsaved.cpu	Reset slave is no	t specified. Please select the reset slave								
unareed.cpu.data_master switchs1(pi0ht] prefage and p_mms1(pi0ht]	1		0	unsaved.cou	Exception slave	s not specified. Please select the except	tion slave							
k unissved.cpu.data_master smtch.s1 (xxxxx/) overlap anchip_mem.s1 (xxxxx/)					Ann I work a first	and an and a second of each	0.000							
	ĸ		0	unsaved.cpu.data_mas	ter switch.s1 (0x0.	.0xt) overlaps onchip_mem.s1 (0x0.	.0x/m)							

Рисунок 2.10 схема межсоединений в системе на базе Nios II

Назначение базовых адресов и определение векторов сброса и исключений

Для доступа к периферии процессор использует уникальный базовый адрес устройства. Просмотреть и изменить базовый адрес каждого устройства можно в Platform Designer во вкладке Address Map. По умолчанию при добавлении каждого устройства используется стандартная область адресов, однако пересечение адресных пространств между собой не допускается, о чем свидетельствуют ошибки в нижней части экрана (рисунок 2.10). Platform Designer позволяет как отредактировать базовые адреса вручную, так и автоматически распределить адресное пространство между элементами системы. Для этого необходимо в меню System выбрать Assign Base Addresses. Результат автоматического распределения представлен на рисунке 2.11.

Platform Designer - unsaved.qsys* (C	\intelFPG/	A\book\unsaved	qsys)						- 0	×
File Edit System Generate View Tools	Help									
💾 IP Catalog 🛛		System Conten	ts 🖂	Address Map	🛛 In	iterconnect Requirements 🛛 🕄				- d =
		System: unsav	d Pat	th: dk_0						
System ID	X 🐏			mud	ata mar	ster		cou instruction master		
Project		cou debug mem	dawa	0,000	1 000	00 - 0+0001 0466		0x0001 0000 - 0x0001 0555		
New Component		cpu.debug_mem	slave	0200	00 000	00 - 0x0001_0FFF		0x0001_0800 - 0x0001_0FFF		
Library		ontrip_mem.s1		0200	0_800	10 - 0x0000_2111		080000_8000 - 080000_811		
Basic Functions		ledr c1		0x00	1 100	10 - 0x0001_1011				
-Simulation; Debug and Verification		eveid control ela	4	0x00	1 102	30 - 0x0001_1022				
Debug and Performance		systa.conteor_sio	ve	0200	102	10 - 0x0001_1027				
 System ID Peripheral 										
New Edit	Add									
	- addini									
🧏 Hierarch 🛛 Device Famil 🖄 .	- d' ol									
+ switch										
i dk_0	^									
ė-tų pu		Messages	23							
🕀 🖿 dk									 	
e dustom_instruction_master		Type	Path			Message				8
data_master		E 🔞 🔰	Errors							^
ebug_mem_slave					-			1.1		
debug_reset_request		8	insave	a.cpu	R	Reset slave is not specified. Please	select the res	et slave		
instruction_master		8	insave	d.cpu	E	Exception slave is not specified. Ple	ase select the	exception slave		
🕀 🗝 irq			Info Me	ssages						
Image:									 	
dock_bridge	~	<								>
		C								
2 Errors, 0 Warnings									Generate HDL	Finish

Рисунок 2.11 Адресное пространство системы

Теперь, когда мы добавили в нашу систему блок памяти и распределили адресное пространство, необходимо назначить вектора сброса и исключения в процессоре. В настройках процессора Nios II на вкладке Vectors в полях Reset Vector Memory и Exception vector memory в выпадающем списке выбрать onchip mem.sl.

Далее необходимо сохранить собранную систему нажатием сочетания клавиш Ctrl+S или через меню File > Save, назвать систему nios_load1.qsys и сохранить ее в каталоге проекта.

Процесс создания системы почти завершён. Нам осталось лишь сгенерировать файлы для синтеза системы в среде Quartus, т.е. сформировать HDL-код и bsf-файл. Для этого нажмем кнопку **Generate HDL...** В появившемся окне необходимо выбрать язык синтеза, в нашем случае это **VHDL**, поставить галочку **Create block symbol file (.bsf)** и нажать клавишу **Generate** (рисунок 2.12). После завершения генерации и появления сообщения об успешной генерации всех файлов можно закрыть инструмент Platform Designer.

Platform Designer - nios_load1.qsys (C\\intelFPGA\book\nios_load1.qsys [E Edit System Generate View Tools Help	s)													- 0 ×
📂 IP Catalog 💠 🗕 🗗 🗖	📰 Syr	stem Cor	ntents	Address Map 💠 Interconnect Reg	uirements 💠		- 5 5	🤰 Parameter	s 83					- 6 0
Sustan ID V 100	8	A 1	Syst	em: nios_load1 Path: cpu				System: rios_k	ed1 Path:	cpu				
Project	t 0	ise C	onnection	s Name	Description	Export	Clock Bar	Nios II Pr altera_nios2_pr	ocessor n2					Details
Herry Component Library Desic Functions Generatory charge and Verification Generatory charge and Verification Generatory charge and Performance	× 	2	_	dk_n dk_in dk_in_reset dk_reset	Clock Source Clock Input Reset Input Clock Output Beset Output	clk reset Double-click to expor	exported	Main Vectors	Caches and	d Memory Inter	faces Arithmetic Instru	ctions MMU and MPU	Settings JTAG Debug	Advanced Features
 System ID Perpheral 	-			Generation	Nos II Processor			Reset vects	r offset: ×		0x000000000			
	×		•	Synthesis Synthesis fies are used to comple the sy Create I-DL design files for synthesis (i) Create traing and resource estimate Create block synbol file (.bst) Simulation The simulation model contains generated Sinulation	stem in a Quartus project.	ole. nay include simulation only features. - a h-direction is the machined out of d			erys et: epti an vn an vn an vn	ion Vector ector memory: ector offset: ector:	onchip_mem.s1 0x00000020 0x00008020 None 0x00000000 0x00000000	V		
Western March ▲ Add Image: Second and point and p	<		•	Palos the guidance in the operanet due in prostee structure of the operanet due to prostee structure of the operanet of the Create structure of the operanet of the Pathy Contract Directory Contract Dir	ultion active autor in a remoting specific ultion active active active three to the second for a comple all of the files needed for ane view second for the files and the second for the s	saoraenta y ni ere gebener oogan op de en yeur design kan son son ban or smulating al of the IP in your design.	cus y.	inulation and						>
() → exclusive (recycles) () → exclusive (recy	Type	ssages	Path 3 Info Me nios_loa											- 5 0
⊖ b = d; ⇒ > + d;	0		nios_loa					Generate G	moel					
H P reset														
0 Errors, 0 Warnings													Gener	ate HDL Finish

Рисунок 2.12 Окно настройки параметров генерации выходных файлов HDL в

Platform Designer

Platform Designer генерирует следующие файлы:

• nios_load1.qsys: файл дизайна, содержащий конфигурацию системы. Его можно рассматривать как «исходный файл», который можно использовать с помощью Platform Designer для восстановления других файлов.

• nios_load1.sopcinfo: содержит необходимую информацию о конфигурации, используется Nios II EDS для генерации BSP.

• nios_load1.vhd: Это файл VHDL верхнего уровня для созданной системы Nios II.

• Другие файлы VHDL: это файлы VHDL для модулей ввода/вывода и подсистем процессора Nios II. Файлы onchip_mem.vhd, switch.vhd и ledr.vhd предназначены для модулей памяти и ввода/вывода системы Nios II, их содержимое можно просмотреть в текстовом редакторе. Однако код, описывающий структуру ядра самого процессора Nios II, обфусцирован.

После закрытия проверьте, что система nios_load1.qsys добавлена в проект. Если в списке файлов она отсутствует, добавьте её вручную через меню **Project > Add/Remove Files in Project...**, в появившемся окне в категории **Files** необходимо нажать клавищу — и в появившемся окне выделить добавляемый файл, после чего нажать Открыть. Далее необходимо нажать клавищу **Add** и

завершить добавление принятием изменений клавишами **Apply** и **Ok**. После этого можно приступать к созданию файла верхнего уровня.

2.2.3. Реализация файла верхнего уровня

HDL-файлы, сгенерированные с помощью Platform Designer, можно использовать и обрабатывать как обычные текстовые файлы. Нам просто нужно создать систему верхнего уровня с Nios II и включить соответствующие файлы в проект Quartus. Altera предоставляет возможность реализовать файл верхнего уровня как в виде схемы посредством графического редактора или в виде HDL-файла верхнего уровня.



Рисунок 2.13 Добавление системы на основе Nios II на блок-диаграмму

Теперь необходимо добавить информацию о периферии. Для этого добавим на блок-диаграмму выводы (на сленге «пины» от англ. «*pins*») с помощью инструмента **Pin Tool** (рисунок 2.14).



Рисунок 2.14 Панель инструментов Pin Tool

Входные (*Input*) пины для Nios II системы необходимо установить на порты clk, reset_n и switch_export, выходной пин – на порт ledr_export. Добавим пины на поле редактора. Каждый из них следует переименовать, а в случае ledr можно горизонтально отразить (*flip horizontal*) для удобства подключения. Кроме того, в случае переключателей и светодиодов, в имени пина необходимо указать, что это 10-битная шина, добавив к названию ширину шины в квадратных скобках [9..0]. После этого необходимо соединить их линиями с соответствующими им портами на системе Nios II, как это показано на рисунке 2.15.



Рисунок 2.15 Блок-схема проекта со светодиодами

Далее необходимо coxpaнить этот файл c названием nios_load1_top и указать его в качестве верхнеуровневого, для этого в списке файлов нажать по нему правой кнопкой мыши и выбрать пункт Set as Top-Level Entity.

Во втором способе создания файла верхнего уровня необходимо выполнить аналогичную операцию, описав ее языком VHDL. Объявление объекта верхнего уровня можно найти в файле верхнего уровня HDL nios_load1.vhd, а имя объекта – nios_load1. Этот файл содержит несколько проектных единиц и является достаточно объёмным. Мы можем открыть файл и использовать ключевое слово nios load1 для поиска объявления объекта.

В нашем случае код для объявления объекта выглядит следующим образом:

```
entity nios_load1 is
  port(
    clk_clk : in std_logic := '0';
    ledr_export : out std_logic_vector(1 downto 0);
    reset_reset_n : in std_logic := '0';
    switch_export : in std_logic_vector(9 downto 0) :=
(others => '0')
    );
end entity nios load1;
```

Он показывает, что система, в дополнение к сигналам тактового сигнала и сброса, содержит 10-битный входной порт и двухбитный выходной порт. Имена этих портов определяются именами модулей, созданных в Platform Designer.

Система Nios II может быть представлена в виде обычного компонента HDL и соответственно легко интегрироваться с другими блоками в проекте. Поскольку наша демонстрационная система не содержит дополнительной логики, нам просто нужно создать блок верхнего уровня для того, чтобы «упаковать», «обернуть» (англ. «*wrapper*») в него нашу систему с Nios II. Еще раз заострим внимание: сущность верхнего уровня (**Top-Level Entity**) – такой блок, чьи выводы (входы и выходы) непосредственно присоединяются к выводам самой микросхемы, т.е. к элементам ввода-вывода, «ножкам» или «пинам» (сленг) ПЛИС. Код HDL показан в листинге 2.1.

После определения файла верхнего уровня необходимо проверить корректность конфигураций и подключений, запустив этап компиляции под названием **Analysis & Synthesis**, дважды щелкнув по нему в списке **Compile Design**. При успешном завершении этого этапа компиляции необходимо установить связь (программно) между созданными пинами и физическими ножками, к которым подключена соответствующая периферия.

Листинг 2.1 Система верхнего уровня

```
library ieee;
use ieee.std logic 1164.all;
entity nios loadl top is
 port(
   clk
          : in
                 std logic;
                 std logic vector(9 downto 0);
   switch : in
           : out std logic vector(9 downto 0);
   ledr
                  std logic
   reset
           : out
 );
end nios loadl top;
architecture arch of nios loadl top is
 component nios loadl
   port(
     clk
                           std logic;
                     : in
     reset n
                     : in
                           std logic;
                           std logic vector(9 downto 0);
     switch export : in
                     : out std logic vector(9 downto 0)
     ledr export
   );
 end component;
begin
 nios unit : nios loadl port map(
     clk
                     => clk,
                    => reset,
     reset n
     switch export
                    => switch,
     ledr export
                    => ledr
   );
end arch;
```

2.2.4. Настройка периферии в Pin Planner

Одним ПЛИС преимуществ использования ИЗ перед, скажем, микроконтроллерами, является возможность конфигурирования, в том числе в реальном времени, разнообразных параметров элементов ввода-вывода. Для данных задач в качестве инструмента, встроенного в Quartus, мы воспользуемся утилитой **Pin Planner**. В данном учебном пособии мы воспользуемся только одной из множества его функций – мы зададим соответствие физическому контакту на чипе тому или иному пину в проекте (определим свойство пина «Location»). Запустить Pin Planner можно нажатием по значку 🍼 на панели меню, либо из главного меню Assignments > Pin Planner.В появившемся окне в центре изображен вид сверху на расположение входов и выходов кристалла, снизу – таблица пинов проекта, по краям – инструменты настройки отображения информации на экране (рисунок 2.16).



Рисунок 2.16 Окно утилиты Pin Planner

В таблице пинов проекта в начале расположены четыре с приставкой altera_ – это резервные пины, генерирующиеся автоматически при создании Nios IIсистемы и не требуют настройки. Остальным пинам необходимо указать их расположение в столбце **Location**, вписав туда координаты соответствующего вывода на кристалле. Эта информация указана в документации к плате (таблица 2.1). Для сигнала сброса мы воспользуемся кнопкой КЕҮ0. После записи данных в таблицу можно закрыть утилиту.

Название	Вывод н	на Название	Вывод на
вывода	ПЛИС	вывода	ПЛИС
clk	PIN_AF14	reset_n	PIN_AJ4
ledr[0]	PIN_AA24	switch[0]	PIN_AB30
ledr[1]	PIN_AB23	switch[1]	PIN_Y27
ledr[2]	PIN_AC23	switch[2]	PIN_AB28
ledr[3]	PIN_AD24	switch[3]	PIN_AC30
ledr[4]	PIN_AG25	switch[4]	PIN_W25
ledr[5]	PIN_AF25	switch[5]	PIN_V25
ledr[6]	PIN_AE24	switch[6]	PIN_AC28
ledr[7]	PIN_AF24	switch[7]	PIN_AD30
ledr[8]	PIN_AB22	switch[8]	PIN_AC29
ledr[9]	PIN_AC22	switch[9]	PIN_AA30

Таблица 2.1 Соответствие периферии выводам ПЛИС

2.2.5. Компиляция проекта и прошивка платы

Для генерации прошивки для ПЛИС необходимо выполнить пункт Assembler из списка компиляции (Compile Design), для этого дважды щелкнем мышью по этому пункту. Ввиду того, что анализ и синтез мы уже запускали и с тех пор дизайн проекта не меняли, компиляция уже начнется со следующего пункта – Fitter, а затем уже запустит Assembler. Этапы компиляции проекта для ПЛИС в данном учебном пособии подробно не рассматриваются, подробнее это описано в [1].

По результатам компиляции сгенерируется файл прошивки для ПЛИС в формате *.sof, его название будет совпадать с названием файла верхнего уровня, найти его можно в подкаталоге проекта /output_files. Для прошивки ПЛИС подключите плату к питанию и к компьютеру, запустите её и запустите утилиту Programmer нажатием на значок или из меню Tools > Programmer. В появившемся окне расположены настройки конфигурирования ПЛИС (рисунок 2.17).



Рисунок 2.17 Окно утилиты Programmer

Устройство, для которого мы разработали дизайн, было выбрано в самом начале при создании проекта, эту информацию и сам файл для прошивки утилита автоматически выбрала из каталога проекта. Однако часть площади нашей микросхемы занимает аппаратная система на кристалле с ядром **ARM Cortex-A9**, которая называется **HPS** (*hardware processing system*). Данная система также может быть сконфигурирована по **JTAG** интерфейсу, но наш проект относится только к части программируемой логики микросхемы, работа с HPS требует отдельного пособия. Для корректной настройки параметров прошивки платы необходимо выполнить следующие шаги: 1. Нажмите на кнопку **Hardware Setup...**, в появившемся окне выберите подключенное к ПК устройство, нажмите кнопку **Close** (рисунок 2.18, а);

2. Удалите из списка файл прошивки и нажмите кнопку Auto Detect;

3. В появившемся окне (рисунок 2.18, б) необходимо выбрать наше устройство: **5CSXFC6D6**, нажать клавишу **OK**; в списке подключенных устройств добавится **SOCVHPS** – это и есть ядро ARM;

4. Выделите в списке устройство ПЛИС (5CSXFC6D6), нажмите клавишу **Change File...**, в открывшемся окне (рисунок 2.18, в) выберите файл прошивки и нажмите **Open**;

5. В столбце **Program/Configure** поставьте галочку в строке устройства ПЛИС и нажмите кнопку Start для запуска процесса прошивки (конфигурации ПЛИС); процесс передачи данных отображается в верхнем правом углу окна (рисунок 2.18, г), надпись 100% Successful означает успешное завершение процесса.



Рисунок 2.18 Последовательность прошивки ПЛИС с помощью утилиты

Programmer

Данным этапом заканчивается реализация аппаратной части проекта, процессорная система на базе Nios II загружена на плату, теперь необходимо создать приложение и загрузить его в память процессора.

2.3.Разработка программной части

Для разработки программной части проекта используется комплект утилит, в общем случае называемый **Nios II SBT** (*Software Build Tools*) *GUI*. Для реализации необходимо выполнить шаги 2, 3 и 4 из пункта 2.1.3. Для разработки программного обеспечения есть два варианта: разработка с помощью команд в командной строке или через графический интерфейс. В данном учебном пособии используется второй метод, и в качестве графического интерфейса используется *Nios II Eclipse*.

2.3.1. Генерация BSP

Программное обеспечение для системы на базе Nios II состоит из приложения пользователя и **BSP библиотеки**. **BSP** (*Board Support Package*) – это библиотека, основанная на конфигурации собранной системы на базе Nios II; она содержит необходимую информацию для взаимодействия пользовательского приложения с элементами системы. Для генерации библиотеки BSP и создания заготовки под приложение пользователя необходимо выполнить следующие действия:

1. Запустите Eclipse: его можно запустить как из меню Пуск, так и из среды Quartus: Tools > Nios II Software Build Tools for Eclipse; Точно так же Eclipse можно запустить из Platform Designer.

2. При первом запуске появится окно запроса адреса для рабочего пространства по умолчанию;

3. После инициализации среды выберите в меню File > New > Nios II Board Support Package;

4. В появившемся окне необходимо дать название проекту и добавить *.sopcinfo файл, который был сгенерирован нами ранее (рисунок 2.19);

5. После обработки файла системой убедитесь, что в списке **CPU** указан тот процессор, который вы создали в **Platform Designer**, остальные настройки оставьте по умолчанию;

6. Нажмите Finish для генерации проекта с библиотеками BSP.

При создании проекта типа BSP принято к названию добавлять постфикс _bsp, чтобы отличать от каталогов приложений.

A N C N D				_	~			
UIOS II B	oard Support Pack	age			×			
Nios II Board Support Package								
Create a ne project	w Nios II Software	Build Tools board support package						
Designation	and the local h							
Project nar	ne:nios_load1_b	sp						
SOPC Infor	mation File name:	C:\intelFPGA\book\nios_load1.sopcin	fo					
🗹 Use defa	ault location							
Locatio	n: C:\intelFPGA	,book\software\nios_load1_bsp						
CPU:	cpu	~						
DCD to man	Altern LIAL							
вое туре:	Altera HAL	~						
BSP type v	ersion: default	~						
Additional	arguments:							
					\$			
Command	:							
nios2-bsp	hal//nios_load	11.sopcinfocpu-name cpu			\$			
🗹 Use rela	tive path							
?		Finish		Cance	I			

Рисунок 2.19 Окно создания BSP

Для данного проекта не требуется дополнительных настроек BSP, возможности конфигурирования этих библиотек будут рассмотрены в главе 5.

2.3.2. Реализация приложения

Для создания проекта приложения необходимо из меню File > New выбрать Nios II Application. В открывшемся окне назовем проект nios_test1 и укажем привязку к BSP, созданному ранее (рисунок 2.20). Остальные поля оставим по умолчанию и нажмем кнопку Finish.

Подготовка к созданию завершена, теперь необходимо написать код нашего приложения. Для этого необходимо создать файл main.c в проекте nios_test1, нажав правой кнопкой мыши на каталог проекта пользовательского приложения и выбрав New > Source File. В открывшемся окне необходимо задать имя файла с расширением *.c и выбрать шаблон (Template) <None> для создания абсолютно пустого файла. Нажмите клавишу Finish.

Готовый код приложения указан в разделе 2.5 ниже, вставьте его в файл и сохраните; его функционал разберем подробнее в разделе 2.4.

🖨 Nios II Appli	cation		×
Nios II Appli	cation		
Create a new N	lios II Software Build Tools application project		
Project name:	nios_test1		
BSP location:	C:\intelFPGA\book\software\nios_load1_bsp		
		Crea	ite
🗹 Use default	location		
Location:	C:\intelFPGA\book\software\nios_test1		
Additional arg	uments:		
			*
Command:			
nios2-app-ge	nerate-makefileapp-dirbsp-dir/nios_load1_bspelf-	name	ĉ
Use relative	path		
?	Finish	Cance	I

Рисунок 2.20 Окно создания проекта приложения nios test1

New Source	e File	_	ο×
Source File Create a new s	ource file.		c
Source fol <u>d</u> er:	nios_test1		<u>B</u> rowse
Source fil <u>e</u> :	main.c		
<u>T</u> emplate:	<none></none>	~	Configure
	<none> Default C++ source template Default C++ test template Default C source template</none>		
?	<u> </u>	sh	Cancel

Рисунок 2.21 Окно создания файла приложения main.c

2.3.3. Компиляция и запуск программы на плате

После сохранения нажмите правой кнопкой мыши по каталогу проекта и выберите **Build Project**. Прогресс сборки отображается в консоли, при удачном завершении компиляции в последних сообщениях указывается размер программы и размер оставшейся свободной памяти, а в последней строке говорится об успешном завершении сборки (рисунок 2.22). Результатом компиляции является
набор файлов, ключевой из них для нас на текущий момент – это файл с расширением *.elf – это файл образа приложения.



Рисунок 2.22 Результат сборки приложения

Файл образа необходимо загрузить в ПЛИС, непосредственно в память процессора. Для этого необходимо нажать правой кнопкой мышки по каталогу приложения и выбрать **Run as > Nios Hardware**. При первом обращении к данной команде откроется окно с настройкой конфигурации запуска приложения. В появившемся окне на вкладке Project отображается информация о проекте, с которым идет работа и указывается имя файла образа (рисунок 2.23).



Рисунок 2.23 Окно настройки запуска приложения

На вкладке **Target Connection** отображаются доступные подключенные платформы, на которых можно запустить скомпилированное приложение. Нажмем **Refresh Connections**, чтобы подключенная плата с системой на Nios II появились

в списке. При появлении устройства в списке можно проверить совпадение **System ID** и временных меток с тем, чтобы удостовериться, что созданное приложение сделано именно для подключенной платформы (рисунок 2.24).

Run Configurations							×
Create, manage, and run configurations The expected CPU name does not match the selecter	ed target CPU name.						
	Name: nios_test1 Nios II Hardwai Project	re configuration n	Source Co Device D	mmon Instance ID	Name nios2 0	Architecture	Refresh Connections Resolve Names
m nios, Joad I Nios II Hardware configuration m nios, test I Nios II Hardware configuration Mios II Hardware v2 (beta) ■ Nios II ModelSim ■ Nios II ModelSim v2 (beta)	Byte Stream Devices: Cable	Device	Device I	System ID Propertie Expected system II Expe Conne Expected sy Connected sy	s D base address: 0 ected system ID: 0 ected system ID: 0 rstem timestamp: 1 rstem timestamp: 1	×	System ID Properties
	Disable Nios II Console' view Quartus Project File name (< Using o System ID checks gnore mismatched system D gnore mismatched system time Download] Disable to be be be been been been been been been	lefault sopcinfo & jdi file stamp	s extracted frue	<u></u>		Close	
< > Filter matched 9 of 9 items	Lowindow LLF to selected target Start processor Reset the selected target syste	m					Revert Apply Run Close

Рисунок 2.24 Выбор подключаемого устройства и проверка его System ID

Оставим остальные настройки по умолчанию, далее необходимо нажать клавишу **Apply** и запустить приложение нажатием кнопки **Run**. В командной строке отобразится процесс загрузки данных на ПЛИС, после чего приложение запустится на плате (рисунок 2.25).

2.4.Обзор реализации программы для системы на основе Nios II

В этом разделе мы подробнее рассмотрим, какие файлы отображаются в списке при создании программной части проекта. Содержимое каталогов отображается во вкладке Project Explorer в Eclipse (рисунок 2.26). В каталоге приложения отображены два вида файлов:

• Includes – это библиотеки, которые используются компилятором в процессе сборки, <u>они не копируются в директорию самого проекта</u>, в настройках генерации прописаны пути к этим библиотекам;

• Makefile – главный файл, описывающий правила сборки программы для компиляции. Его содержимое не рекомендуется изменять без необходимости.



Рисунок 2.25 Плата с запущенным приложением, фрагмент работы приложения

В каталоге BSP список больше:

- Includes то же что и в каталоге проекта;
- drivers папка со всеми драйверами устройств;
- НАL содержит файлы НАL, подробнее будет рассмотрено в разделе 5;
- alt sys init.c-код инициализации драйверов устройств;



Рисунок 2.26 Список файлов программной части проекта

• linker.h – заголовочный файл с информацией об элементах памяти;

• system.h – заголовочный файл с объявлением переменных, описывающих адресное пространство системы;

• linker.x – скрипт для GNU линковщика;

• Makefile — описывает правила сборки библиотеки;

• mem_init.mk – фрагмент Makefile, определяющий, в какой файл и по каким правилам приложение будет генерироваться в файл инициализации памяти;

• memory.gdb – файл с объявлением областей памяти для GNU отладчика;

• public.mk – публичный фрагмент Makefile, используется также и при сборке проекта;

• settings.bsp – файл настроек BSP, редактируется в *BSP Editor*, подробнее это рассматривается в разделе 5.2.3;

• summary.html - содержит общую информацию о библиотеке.

Для реализации работы приложения мы воспользовались тремя базовыми файлами из библиотек:

• system.h – содержит список автоматически сгенерированных базовых адресов;

- alt types.h-файл с явным определением типов данных;
- io.h набор макросов для чтения и записи регистров ввода/вывода.

Рассмотрим их подробнее.

system.h

Базовые адреса периферии определяются в Platform Designer, их можно посмотреть в таблице адресов и определить постоянными величинами в приложении вручную. Однако при небольших изменениях аппаратной реализации системы ввиду автоматического распределения адресного пространства адреса могут изменяться, что порождает потенциальную возможность ошибок при разработке.

Чтобы избежать описанных проблем, утилиты разработки автоматизируют этот процесс. В момент сборки библиотеки BSP происходит анализ файла *.sopcinfo, информация о каждом модуле извлекается и генерируется файл system.h, в который эта информация записывается.

Откроем файл, чтобы ознакомиться с его содержимым. Пролистав весь файл, мы увидим большой набор директив, которые разбиты на группы с помощью комментариев, в которых написано название модуля, к которому данные директивы относятся. Например, директивы, относящиеся к модулю РІО для светодиодов, выглядят следующим образом:

```
/*
 * ledr configuration
 *
 */
#define ALT_MODULE_CLASS_ledr altera_avalon_pio
#define LEDR_BASE 0x11000
#define LEDR_BIT_CLEARING_EDGE_REGISTER 0
```

```
#define LEDR_BIT_MODIFYING_OUTPUT_REGISTER 0
#define LEDR_CAPTURE 0
#define LEDR_DATA_WIDTH 10
```

Добавив этот файл в код программы, мы можем подставлять обозначение LEDR BASE для обращения к базовому адресу модуля PIO светодиодов.

alt types.h

. . .

В языке Си есть различные типы данных, однако битность получаемого результата определяется компилятором при реализации программы. Важно отметить, что при низкоуровневом взаимодействии с периферией необходимо иметь строгое определение битности и формата данных, что не может быть гарантировано при использовании стандартных типов данных в языке Си. Для этого используется небольшая библиотека, alt_types.h, в которой определены конкретные типы данных:

- alt 8-знаковый, целочисленный, 8-битный;
- alt u8 беззнаковый, целочисленный, 8-битный;
- alt 16 знаковый, целочисленный, 16-битный;
- alt u16-беззнаковый, целочисленный, 16-битный;
- alt 32 знаковый, целочисленный, 32-битный;
- alt u32-беззнаковый, целочисленный, 32-битный;
- alt 64 знаковый, целочисленный, 64-битный;
- alt u64-беззнаковый, целочисленный, 64-битный.

io.h

Взаимодействие процессора с периферией производится через регистры периферии, каждый регистр имеет свой адрес, который мы определили при сборке программы (см. выше). Для реализации программного обмена данными генерируется библиотека io.h, в которой описаны макросы доступа к периферии для чтения и записи данных по базовому адресу. Использованные нами макросы имеют следующий вид:

• IORD(base, offset) – макрос считывания данных по базовому адресу base со смещением offset;

• IOWR (base, offset, data) – макрос записи данных data по базовому адресу base со смещением offset.

Описание программы main.c

Ознакомившись с доступными инструментами и библиотеками, рассмотрим теперь реализацию приложения. Простейшим способом реализации программы для встраиваемых систем является так называемый циклический алгоритм (англ. «*super loop*» или *round-robin*): в такой реализации программа состоит из набора задач, выполняемых последовательно в бесконечном цикле. В псевдокоде это выглядит следующим образом:

```
main() {
            функция_инициализации();
            бесконечный_цикл() {
               задача_1();
               задача_2();
               ...
               задача_n();
            }
        }
}
```

В такой программе один раз запускается функция для инициализации необходимых элементов системы, а затем запускается бесконечный цикл последовательного выполнения задач. Такая реализация считается достаточной, если время выполнения всего цикла удовлетворяет запрашиваемым требованиям. Этот подход подразумевает, что ни одна из задач не имеет приоритета перед остальными, что редко встречается в жизни. Решение проблемы приоритетов будет рассмотрено в разделе 6.

Рассмотрим по частям код программы (листинг 2.4).

В главной части программы производится инициализация переменных, затем программа переходит в бесконечный цикл, где выполняются следующие операции: функция, созданная для считывания данных с переключателей, пустой цикл для паузы и условный оператор для записи последовательности на светодиоды.

Функция sw_get_command() принимает в качестве аргументов адрес переключателей и целочисленную (листинг 2.3).

Считывание данных в переменную производится с использованием макроса IORD(), а для того, чтобы избежать потенциальных проблем, значение маскируется путем выполнения логической операции И с маской – 0x000003ff.

Листинг 2.2 Главная часть приложения

```
int main() {
   int prd;
   int i = 0x1;
   unsigned long j, itr;
   // Round-robin
   while(1) {
     sw get command(SWITCH BASE , &prd); // считывание
значений переключателей
     itr = prd * 2500;
     for (j=0; j<itr; j ++) {}</pre>
                                         // пустой цикл в
качестве задержки
                                    // если все включены
     if (i >= 0x800) {
        IOWR(LEDR BASE, 0, 0x0);
                                     // выключить все
        i = 0x1;
     } else {
        IOWR(LEDR_BASE, 0, i-1); // включить некоторые
         i = (i << 1);
                                  // плюс 1 включенный
     }
   }
 }
```

Листинг 2.3 Функция считывания данных с переключателей

```
void sw_get_command(alt_u32 sw_base, int *prd)
{
 *prd = IORD(sw_base, 0) & 0x00003ff;
}
```

Пустой цикл создается для того, чтобы искусственно создать небольшую паузу по времени. Предполагая, что одна итерация цикла занимает приблизительно 400 нс, 2500 итераций дадут задержку примерно в 1 мс. Это очень грубая реализация задержки, более оптимальный вариант реализации мы рассмотрим в следующих разделах.

2.5.Листинг

Листинг 2.4 main.c

```
//Добавляем стандартные библиотеки
#include "io.h"
#include "alt_types.h"
#include "system.h"
//Описание функции считывания значений переключателей
void sw get command(alt u32 sw base, int *prd)
{
  *prd = IORD(sw base, 0) & 0x00003ff;
}
int main() {
  int prd;
  int i = 0x1;
  unsigned long j, itr;
  // Round-robin
  while(1) {
    sw get command(SWITCH BASE , & prd);
    itr = prd * 2500;
    for (j=0; j<itr; j ++) {}</pre>
    if (i >= 0x800) {
       IOWR(LEDR BASE, 0, 0x0);
       i = 0x1;
    } else {
       IOWR(LEDR BASE, 0, i-1);
        i = (i << 1);
    }
  }
}
```

3. ОБЗОР ПРОЦЕССОРА NIOS II GEN2

В этой главе мы рассмотрим процессор Nios II Gen2, его ключевые особенности и его отличие от предыдущей версии процессора от Altera.

3.1.Введение

Nios II – это процессор, ядро которого реализовано программно (*soft-processor*) для устройств ПЛИС фирмы Intel FPGA (paнee Altera). В отличие от процессоров, структура которых реализована на кристалле (hard processors), данный процессор описывается языками описания аппаратуры – *HDL-языками* – после чего реализуется на логических ячейках ПЛИС. Nios II – это **RISC-процессор**, то есть это процессор, использующий сокращённый набор инструкций. Компания Intel FPGA предлагает пользователям на выбор классический Nios II процессор и его продвинутую реализацию второго поколения **Nios II Gen2**. Основными преимуществами последнего являются:

• возможность полного использования 32-битного адресного пространства;

• возможность добавления пользователем адресов периферии для обхода кэша данных;

• улучшенный интерфейс;

• полная поддержка ECC (Error Correction Code), включая кэш данных и TCM (Tightly-coupled memory);

• возможность использования статического предиктора ветвления;

- высокопроизводительный умножитель;
- поддержка 64-битного умножения для всех устройств;
- улучшенный блок операции сдвига до четырех бит за такт;

• возможность выключения кэша инструкций даже при использовании отладки по JTAG⁴.

Существует две версии ядра Nios II gen2:

• *Nios II/f* – ядро для высокой производительности. Обладает большими возможностями настройки для более точной конфигурации.

• *Nios II/е* – ядро для максимальной экономии на размере. Ядро с ограниченными возможностями, многие настройки отсутствуют.

Система на основе процессора Nios II состоит из ядра процессора, набора периферии на кристалле, памяти на кристалле и интерфейса к памяти вне кристалла; при этом все перечисленное реализуется на выбранном устройстве.

⁴ Подробнее: <u>https://www.intel.com/content/www/us/en/programmable/documentation/iga1432837083642.html</u>

Подобно микроконтроллеру, все процессоры Nios II используют соответствующий набор инструкций и модель программирования.

3.1.1. Концепция настраиваемого ядра софт-процессора

Конфигурируемость процессора

Процессор Nios II является настраиваемым IP-ядром. Вы можете добавлять или убирать различные функции для того, чтобы удовлетворить необходимым требованиям по производительности и занимаемому на ПЛИС количеству логических элементов. Приставка «софт» означает, что ядро процессора не зафиксировано в кремнии и может быть реализовано на любой ПЛИС фирмы Altera при наличии достаточного количества ресурсов.

Набор гибкой периферии и таблица адресов

Одним из наиболее заметных отличий между процессором Nios II и аппаратным микроконтроллером является набор гибкой периферии. Поскольку процессор Nios II реализован на программируемой логике, мы можем легко создавать индивидуальные (*made-to-order*) системы на основе Nios II именно с использованием только необходимого для проекта набора периферии. Подробнее о периферии мы поговорим в главе 4.

Altera предоставляет конструкциям программного обеспечения доступ к памяти и периферии в целом, независимо от адреса. Поэтому набор гибкой периферии и таблица адресов не влияют на разработчиков приложений.

Доступность Nios II.

Ядро Nios II fast может использоваться без лицензии в следующих случаях:

• для поведенческой симуляции процессора Nios II с вашей системой;

• для функциональной верификации вашего дизайна, а также для простой и быстрой оценки его скорости;

• для генерации ограниченных по времени файлов прошивки с включенным в них процессором Nios II;

• для программирования вашего устройства – такая прошивка будет работать в течение 30 минут и только пока подключена к компьютеру.

Для доступа к полноценному функционалу необходимо запросить лицензию, подробнее с этим можно ознакомиться в документе AN320.

3.2.Архитектура процессора

В этом разделе мы кратко ознакомимся с аппаратной структурой процессора Nios II.

Архитектура Nios II описывает **ISA** – архитектура набора инструкций (англ. *instruction set architecture*). ISA, в свою очередь, делает необходимым набор функциональных блоков для выполнения инструкций. Ядро процессора Nios II представляет собой аппаратный блок, который реализует набор инструкций для Nios II и поддерживает функциональные блоки, подробно описанные в [2]. Ядро процессора не включает в себя периферию и другую подключенную логику. Оно включает в себя только схемы, необходимые для реализации архитектуры Nios II.

Архитектура процессора Nios II (рисунок 3.1) определяет следующие функциональные блоки:

- файл регистров;
- Арифметико-Логическое Устройство (АЛУ);
- интерфейс для логики пользовательских инструкций;
- контроллер исключений;
- внутренний или внешний контроллер прерываний;
- шину инструкций;
- шину данных;
- блок управления памятью (MMU);
- блок защиты памяти (MPU);
- блоки памяти для кэшей инструкций и данных;
- интерфейс тесно-связанной памяти для инструкций и данных;
- модуль отладки JTAG.

3.2.1. Файл регистров

Архитектура процессора Nios II поддерживает плоский файл регистров, состоящий из 32 целочисленных регистров битностью 32, а также стольких же 32битных контрольных регистров. Архитектура поддерживает режимы «supervisor» и «user», позволяющие коду системы защитить контрольные регистры от «блуждающих» приложений.

Процессор Nios II может дополнительно иметь один и более набор теневых (*shadow*) регистров. При использовании наборов теневых регистров поле CRS статусного регистра показывает, какой набор регистров используется в данный момент. Инструкция обращается к регистрам общего назначения, какой бы набор ни был активен.



Рисунок 3.1 Схема внутренних и внешних межсоединений процессора Nios II

Классическим применением наборов теневых регистров является переключение процессов (*context switching*). При применении наборов теневых регистров процессор Nios II использует специальные инструкции, rdprs и wrprs, для перемещения данных между наборами регистров. Наборы теневых регистров, как правило, управляются ядром операционной системы и прозрачны для кода приложения. Процессор Nios II может иметь до 63 наборов теневых регистров [3].

3.2.2. АЛУ

Арифметико-логическое устройство (АЛУ) процессора Nios II работает с данными, которые хранятся в регистрах общего назначения. Операции АЛУ используют одно или два значения из регистров и сохраняют результат в другом регистре. АЛУ поддерживает следующие операции с данными:

• Арифметические операции: сумма, разность, произведение и деление как со знаковыми, так и беззнаковыми операндами;

• Операции сравнения: равенство (==), неравенство (!=), больше-или-равно (>=) и меньше (<) как со знаковыми так и беззнаковыми операндами;

• Логические операции: И (AND), ИЛИ (OR), НЕ-ИЛИ (NOR), ИСКЛ (XOR)

• Операции сдвига и циклического сдвига: АЛУ поддерживает возможность сдвига и циклического сдвига данных от 0 до 31 позиции бита за инструкцию. АЛУ поддерживает арифметический сдвиг вправо и логический сдвиг вправо/влево. Также поддерживается циклический сдвиг вправо/влево.

В некоторых конфигурациях процессора Nios II отсутствует аппаратная поддержка некоторых инструкций. В таких реализациях инструкции называются нереализованными (*unimplemented*). Для выполнения такой инструкции процессор выдает исключение (*exception*) и вызывает процедуру, которая эмулирует необходимую операцию программно. Такие инструкции никак не влияют на то, как программист видит процессор.

3.2.3. Контроллеры исключений и прерываний

Процессор Nios II содержит аппаратный модуль для обработки исключений, включая аппаратные прерывания. Процессор также имеет опциональный интерфейс для внешнего контроллера прерываний **EIC** (*External Interrupt Controller*). Интерфейс EIC позволяет нам ускорить обработку прерываний в сложной системе с помощью пользовательского контроллера прерываний.

Контроллер исключений

Архитектура Nios II предоставляет простой скалярный контроллер исключений для обработки всех типов исключений. Каждое исключение, включая внутренние аппаратные прерывания, заставляет процессор во время выполнения программы перейти к адресу исключения. Обработчик исключений по этому адресу определяет причину исключения и отправляет на соответствующую процедуру исключения. Адреса исключений определяются в Platform Designer.

Встроенный контроллер прерываний

Архитектура Nios II поддерживает 32 внутренних аппаратных прерывания. Ядро процессора содержит 32 чувствительных к уровню входа для запроса прерываний (*IRQ*), irq0-irq31, предоставляя индивидуальный вход для каждого источника прерывания. Приоритет между IRQ определяется программно. Архитектура поддерживает вложенные прерывания.

3.2.4. Память и организация ввода/вывода

Гибкая природа памяти и организации системы ввода/вывода в процессоре Nios II – это одни из самых заметных отличий процессора Nios II от классических микроконтроллеров (рисунок 3.2). Процессор Nios II имеет следующие возможности взаимодействия с памятью и другой периферией:

• Мастер-порт инструкций – мастер-порт типа Avalon Memory-Mapped (AMM), соединяющий процессор с памятью инструкций;

- Кэш инструкций быстрая кэш-память внутри ядра Nios II;
- Мастер-порт данных АММ мастер-порт для соединения с памятью данных и периферией;
 - Кэш данных быстрая кэш-память внутри ядра Nios II;

• Порт для тесно-связанной памяти инструкций или данных – интерфейс процессора Nios II для доступа к внешней быстрой памяти.



Рисунок 3.2 Схема подключения элементов памяти и периферии

Шины инструкций и данных

Архитектура процессора Nios II предоставляет отдельные шины инструкций и данных, определяя их как Гарвардскую архитектуру. И шина инструкций, и шина данных реализованы как мастер-порты типа Avalon-MM, которые придерживаются спецификации интерфейса Avalon-MM. Мастер-порт данных подключается и к элементам памяти, и к элементам периферии, в то время как порт инструкций подключается только к компонентам памяти.

Шины инструкций и данных имеют совместную таблицу адресов. Модель памяти организована так, что инструкции и данные находятся в одном • адресном пространстве.

Единственной задачей мастер-порта инструкций является выборка инструкций для их выполнения процессором. Данный порт не выполняет какие-либо операции записи.

Доступ к памяти и данным

Архитектура Nios II предоставляет доступ к периферии через отображение в память. И данные из памяти, и периферия отображены в адресном пространстве мастер-порта данных. Таким образом, архитектурно нигде не указано что-либо о существовании памяти и периферии; количество, тип и размер памяти и периферии зависит от системы к системе: по одному и тому же адресу в одном случае может лежать доступ к периферии, а в другом и вовсе отсутствовать какой-либо элемент.

Мастер-порт данных выполняет две функции: чтение из памяти или периферии при выполнении инструкции загрузки и запись данных в память или периферию при выполнении инструкции хранения.

Кэш-память

Архитектура Nios II поддерживает кэш-память как для инструкций, так и для данных. Использование такой памяти позволяет улучшить среднее время доступа к памяти в случае использования в системе медленной памяти, такой как SDRAM, для хранения программы и данных.

Кэши инструкций и данных доступны постоянно в течение работы процессора, однако методы, использующиеся программами для обхода кэша данных для доступа к периферии, не возвращают кэшированные данные. Управление кэшем и когерентность кэша управляются программно.

Блоки кэша являются дополнительной опцией, их наличие и размер определяются при конфигурировании ядра Nios II в Platform Designer.

На этапе аппаратной сборки системы на основе Nios II вы могли заметить, что адресное пространство элементов памяти и периферии объединено • (рисунок 2.11), то есть, когда процессор взаимодействует с данными по определенному адресу, он не знает элемент памяти это или периферия (подробнее организация памяти рассматривается в следующем разделе). Конструкции языка Си позволяют взаимодействовать с данными в памяти посредством *указателей*:

```
int *ptr= SWITCH_BASE; //0x00011010
int val;
val = *ptr;
```

В приведенном примере создается указатель на базовый адрес переключателей и передается значение переключателей в переменную, которая может использоваться в дальнейшем в приложении; аналогичная операция может производится и для записи данных. Однако на практике такой подход может вызвать ошибки в работе системы при использовании в качестве платформы более продвинутые процессоры, например, Nios II/f, в конфигурации которого присутствует кэш. Ошибка может быть вызвана тем, что процессор по умолчанию взаимодействует с внешней памятью через кэш. Поскольку при использовании указателей мы воспринимаем периферию как внешнюю память, то данные, передаваемые по указателю, на деле могут остаться в кэше для ускорения работы программы и так и не дойти до элемента периферии. Данная проблема вызвана спецификой аппаратной реализации подключения периферии. Для решения данной проблемы в архитектуре Nios II реализованы различные механизмы обхода которые скрыты непосредственно от разработчика программного кэша, обеспечения. (Подробнее описано в [2] раздел 2-16 Cache Bypass Methods)

Сильно-связанная память

Сильно-связанная память, или память с сильной связью (*Tightly-Coupled Memory, TCM*), предоставляет возможность быстрого доступа к памяти для приложений, критичным по отношению ко времени выполнения. В сравнении с кэшем TCM предоставляет следующие возможности:

• Производительность на уровне кэша;

• Программа может гарантировать, что критичный по времени код или данные расположены в TCM;

• Отсутствие таких «накладок» в стиле кэша, как загрузка или очистка памяти;

Физически ТСМ порт – это отдельный опциональный мастер-порт ядра процессора Nios II, как, например, мастер-порт инструкций или данных. Ядро Nios II поддерживает ТСМ как для инструкций, так и для данных. К процессору Nios II можно подключить несколько ТСМ, для каждой из которых есть отдельный порт, что гарантирует низкую и фиксированную задержку доступа. По сути эта память является внешней по отношению к Nios II, тем не менее она находится на чипе. TCM располагается в адресном пространстве, как если бы к процессору подключали любую другую память через Avalon, поэтому, с точки зрения разработчика приложений, способ доступа к TCM ничем не отличается от других.

Блок управления памятью (ММU)

При конфигурировании системы на базе Nios II блок управления памятью (*Memory Management Unit, MMU*) является опциональным и не обязателен в использовании. Многие системы на Nios II не требуют сложного набора периферии и большого объема памяти, а программы занимают незначительные объемы памяти. Однако с усложнением реализуемых задач и с использованием операционных систем необходимы решения задач виртуализации памяти, именно для таких задач и необходим блок MMU.

Блок защиты памяти (МРU)

Процессор Nios II предоставляет блок защиты памяти (*Memory Protection Unit, MPU*) для операционных систем и сред выполнения, требующих защиту памяти, но не требующих виртуализацию памяти.

В процессоре Nios II блоки MMU и MPU взаимоисключающие: при настройке включить можно только один из них.

Когда MPU включен, он следит за всеми запросами инструкций процессора Nios II и доступом к памяти данных, чтобы защитить от некорректного выполнения программ. Блок MPU – это аппаратная возможность, использующаяся для программного определения разделов памяти и определения возможного к ним доступа. MPU запускает исключение, если программа пытается получить доступ к памяти, к которой ей запрещено обращаться, позволяя пользователю самостоятельно решать вопрос данного исключения. Подробнее можно узнать в документации к процессору [2] в разделах 3-1 и 3-33.

3.2.5. Блок отладки JTAG

Для реализации задач эмуляции и управления процессором с компьютера архитектура процессора Nios II поддерживает отладочный модуль *JTAG (JTAG Debug Module)*. Программные отладочные средства на компьютере взаимодействуют с модулем JTAG и предоставляют такие возможности, как:

- загрузка программы в память;
- запуск и остановка выполнения программ;

• установка точек прерывания (*breakpoint*) и точек наблюдения, или контрольных точек данных (*watchpoint*);

- анализ регистров и памяти;
- сбор данных для отслеживания их в реальном времени.

Модуль отладки одной стороной соединяется с JTAG-частью самой ПЛИС для возможности внешнего доступа к процессору и другой стороной соединяется с самим процессором. Все системные ресурсы, доступные процессору в режиме суперпользователя (привилегированный пользователь, superuser), доступны и блоку отладки. Для отслеживания и записи наборов данных модуль отладки может сохранять данные как в памяти на кристалле, так и в памяти внешнего отладчика.

Конфигурируемость процессора Nios II предоставляет уникальную возможность: по завершению разработки системы отладчик может быть исключен из состава ядра для экономии пространства на кристалле.

4. ГОТОВЫЕ РЕШЕНИЯ ПЕРИФЕРИИ ДЛЯ NIOS II GEN2

4.1.Введение

Ядро процессора Nios II взаимодействует с периферией посредством интерфейса Avalon MM. Этот интерфейс имеет свои стандарты, подробно описанные в [4]. В общем случае данный документ описывает то, по каким правилам должно происходить взаимодействие модулей между собой для корректного обмена информацией. С другой стороны, переключатели и светодиоды не имеют как такового интерфейса подключения – каждому переключателю или светодиоду соответствует просто однонаправленный сигнал с двумя устойчивыми состояниями "ноль" или "единица". Для корректного взаимодействия периферии с Nios II необходима некая оболочка, которая будет принимать необходимые команды по интерфейсу Avalon MM, с одной стороны, и устанавливать или считывать значения переключателей/светодиодов, с другой. В качестве такой оболочки используются специальные ІР-ядра. Они абстрагируют разработчика от рутины разбора внутренних сигналов интерфейса, позволяя подключать необходимую периферию напрямую и управлять ею по заданным стандартом [4] правилам, в частности, с помощью процессора Nios II. В предыдущем разделе мы уже воспользовались некоторыми из них, в этом разделе мы рассмотрим наиболее часто используемые ядра, с помощью которых затем соберем улучшенную версию аппаратной реализации программы для управления светодиодами.

При рассмотрении каждого ІР-ядра мы обратим внимание на следующее:

• *Функциональное описание*: крайне важно ознакомиться с сопутствующей информацией к каждому IP-ядру, чтобы понять, насколько оно подходит для использования в конкретной задаче;

• Возможности настройки конфигурации: например, количество подключенных к ПЛИС переключателей может быть разным, и в настройках интерфейса работы с переключателями должна быть возможность выбора ширины шины; в целом универсальность IP-ядра зависит от гибкости настройки его конфигурации;

• Схема регистров: подключаемые IP-ядра находятся в адресном пространстве, и со стороны процессора каждое из них видится как набор регистров, через которые производится взаимодействие с подключаемой периферией, а доступ к нему осуществляется через обращение к необходимому регистру по соответствующему адресу – это и входит в понятие схемы регистров.

В рамках данного учебного пособия мы рассмотрим следующие IP-ядра: On-Chip Memory, PIO, JTAG UART, Interval Timer, SDRAM Controller и PLL. 4.2.On-Chip Memory

IP-ядро On-Chip Memory предоставляет автоматическое создание области памяти типа RAM или ROM, к которой возможен доступ по интерфейсу Avalon MM. Данный блок позволяет использовать ячейки памяти прямо на том же кристалле, на котором реализуется процессор Nios II, а значит доступ к данным будет значительно быстрее по сравнению с памятью, подключаемой снаружи.

Окно настройки конфигурации представлено на рисунке 2.7. Обязательными полями являются:

• *Туре* – в выпадающем списке можно выбрать тип подключаемой памяти: ROM (только для чтения) или RAM (для чтения и записи);

• *Slave S1 Data width* – в выпадающем списке можно выбрать битность данных, с которыми будут оперировать подключаемые элементы, для процессора Nios II это значение 32;

• *Block type* – эта настройка позволяет выбрать, какие внутренние ресурсы выбранной ПЛИС будут использованы для реализации памяти – специализированные блоки памяти (в нашем случае М10К) или регистры в составе базовых логических элементов ПЛИС (в нашем случае MLAB);

• *Total memory size* – в этом поле выставляется необходимый размер памяти в байтах;

• *Read Latency > Slave s1 Latency –* данный параметр позволяет выбирать абсолютную задержку в тактах на доступ к памяти. Большая задержка может повысить максимальную частоту работы интерфейса и может быть нужна для корректного чтения из памяти при превышения определённого порога её размера;

• *ROM/RAM Memory Protection Reset Request* – эта настройка создает дополнительный порт запроса на сброс для защиты памяти при сбросе;

• Extend the data width to support ECC bits – при необходимости можно расширить битность данных и добавить поддержку битов ECC (Error Correction Code), при этом без реализации логики их кодирования или декодирования.

Кроме того, есть дополнительные настройки:

• *Dual-port access* – включение данной настройки позволяет создать два входа для того, чтобы два устройства могли получить информацию из памяти одновременно;

• Single clock operation – позволяет использовать два различных тактовых сигнала для двух разных портов;

• *Read During Write Mode* – настройка определения выходных данных (в случае двухпортовой памяти) при одновременных операциях чтения и записи по одинаковому адресу;

• Enable different width for Dual-port access – позволяет установить разную битность шин при включении настройки Dual port access;

• *Minimize memory block usage* – при выборе этой опции синтезатор будет использовать минимальное количество встроенных блоков памяти, что может негативно сказаться на временных параметрах схемы.

Наконец, память необходимо инициализировать, для чего есть отдельные настройки:

• Initialize memory content – включение возможности инициализации памяти пользователем;

• *Enable non-default initialization file* – возможность установки собственного файла для инициализации памяти;

• Enable Partial Reconfiguration Initialization Mode – поддержка возможности частичной реконфигурации (Partial Reconfiguration) – описание этой продвинутой опции в современных ПЛИС выходит за рамки данного пособия;

• Enable In-System Memory Content Editor feature – включение возможности использовать специальную утилиту для просмотра содержимого памяти.

4.3.PIO

IP-ядро для параллельного ввода/вывода – PIO (*Parallel input/output*) предоставляет интерфейс взаимодействия с вводом/выводом общего назначения (*GPIO*) через шину Avalon-MM. Помимо базового функционала, которым мы воспользовались в разделе 2.1.2, данное IP-ядро обладает рядом возможностей, необходимых при работе с периферией.

Окно настройки конфигурации представлено на 2.8 и содержит следующие настройки:

• Базовые:

о *Width* – это поле определяет битность шины данных, максимальный размер – 32;

• *Direction* – в зависимости от выбранного параметра блок может использоваться как для считывания входных данных, как для выдачи данных на выход, работать в двунаправленном режиме или иметь одновременно две шины: на вход и на выход;

• Output Port Reset Value – в случае настройки работы блока в любом режиме, кроме **Output**, имеется возможность установить значение, которое будет выводится на шине данных по умолчанию;

• Настройка детектирования фронтов (доступно во всех режимах, кроме **Output**):

о Synchronously capture – поле включения возможности детектирования перепада входящего сигнала;

о *Edge Type* – можно выбрать, какой тип перепада необходимо детектировать: по положительному фронту, по отрицательному фронту или по любому из них;

• *Enable bit-clearing for edge capture register* – поле включения возможности сброса конкретных битов детектирования перепада.

• Возможность генерации сигналов прерывания⁵ (доступно во всех режимах, кроме **Output**):

о *Generate IRQ*: поле включения возможности генерации запроса на прерывание;

о *IRQ Туре*: данная настройка позволяет выбрать причину прерывания, Level, если достаточна информация о высоком уровне сигнала на конкретном входе, или Edge, если необходимо выполнить запрос на прерывание по фронту.

Управление работой IP- ядра осуществляется процессором посредством записи необходимых значений в соответствующие регистры, описание этих регистров приведено в таблице 4.1: здесь n – битность порта данных блока PIO.

Смещение		(n-1) 1 (0
Данные	0	Входные/выходные данные	
Направление	1	Направление данных (для двунаправленного режима работы)	0
Маска прерываний	2	Установка определенного бита в единицу з данном регистре означает, что прерывани будет вызываться по изменению сигнала в этом бите	в е М
Детектирование фронта	3	При возникновении фронта в каком-либо и битов сигнала в соответствующем ему бит этого регистра устанавливается единица	іЗ О
Установка в единицу	4	Регистр, запись данных в который установит единицу значения соответствующих битов	B
Сброс в ноль	5	Регистр, запись данных в который сброси значения соответствующих битов	Т

Таблица 4.1 Схема регистров IP-ядра РІО

⁵ Использование прерываний будет подробнее рассмотрено в разделе 6.

4.4.Interval Timer

При реализации первой программы для создания задержки во времени мы воспользовались пустым циклом, однако точность выставления такой задержки ограничена; кроме того, в период этой паузы процессор буквально «простаивал», так как в цикле не содержалось никакого полезного действия. Для работы с временными метками, а также чтобы отмерять довольно точно временные интервалы, во встраиваемых системах используются счетчики. Простейшей версией такого счетчика в каталоге IP-ядер является Interval Timer. Данный счетчик позволяет задавать величину, начиная с которой он начинает считать вниз и по достижению нуля выдавать сигнал об истечении установленного интервала времени; может работать В однократном или непрерывном режимах: останавливаться по истечению заданного периода или постоянно начинать отсчет заново; счетчик можно досрочно сбросить, поставить на паузу или запустить заново посредством регистров управления, а также выход счетчика может использоваться как сигнал для прерывания.

При настройке конфигурации Interval Timer содержит следующие поля (рисунок 4.1):

• Начальное значение периода:

о *Period* – целочисленная величина, определяющая первоначальное значение счетчика;

о *Units* – период счетчика можно определить как в микросекундах, так в миллисекундах, секундах или тактах системного генератора;

• *Timer Counter Size* – данная настройка определяет битность счетчика – 32 или 64 бита; в системе с тактовой частотой 100 МГц 32-битный счетчик может досчитать примерно до 43 секунд (2³²×10 нс), а 64-битный счетчик может насчитать более 5 тыс. лет (2⁶⁴×10 нс);

• Опциональные регистры:

• *No Start/Stop control bits* – возможность отключения регистров управления запуском счетчика;

о *Fixed period* – при выборе данного параметра задаваемый период счетчика не может быть изменен программно;

Readable snapshot – при включении этой настройки процессор может получать мгновенные «снимки» счетчика, при отключении процессор сможет определять, в каком состоянии находится счетчик, только с помощью регистра статуса или через прерывания;

• Опциональные порты:

58

• *Timeout pulse (1 clock wide)* – при включении данного порта в конфигурацию на нем появляется импульс в один такт каждый раз, когда счетчик доходит до нуля;

о System reset on timeout (Watchdog) – похожий по функционалу на предыдущий, используется для сброса всей системы по истечению определенного времени.

Interval Timer - timer_0		×
Interval Timer altera_avalon_timer		Documentation
▼ Block Diagram		Presets
Show signals	Timeout period	X
		Project
timer 0	Units: ms 🗸	Click New to create a preset.
	Timer counter size	Library
clk clock interrupt irq	Counter Size: 32 V	Full-featured Simple periodic interrupt
reset		Watchdog
s1 avalan	Registers	
	No Start/Stop control bits	
attera_avalon_timer	Fixed period	
	Readable snapshot	
	Output signals	
	System reset on timeout (Watchdog)	
	Timeout pulse (1 clock wide)	
		Apply Update Delete New
A Warning: timer_0: Period validation ca	nnot be done because input dock is unknown.	
L		
		Cancel Finish

Рисунок 4.1 Окно настройки конфигурации счетчика

В окне настройки конфигурации также есть поле справа, называемое *Presets*. В нем сохранены базовые предустановленные версии счетчиков, а также имеется возможность сохранить свою конфигурацию. Из доступных конфигураций есть *Full-featured* (выбран по умолчанию), которая содержит все необходимые регистры, *Simple periodic interrupt* – шаблон, в котором отключены все возможности управления счетчиком, и *Watchdog* – настройка счетчика в режиме сторожевого таймера.

Схема регистров блока Interval Timer представлена в таблице 4.2.

	Смещение	15		. 4	3	2	1	0
Статус счетчика	0						run	to
Регистры управлени	1				stop	start	cont	ito
Период, м	ил. 2	time	out	per	iod [15 : 0]		
Период, с	т. З	time	out	per	iod [31 : 16]		
Снимок, м	ил. 4	cour	iter	sna	pshot	[15:0]]	
Снимок, с	ст. 5	cour	iter	sna	pshot	[31:10	5]	

Таблица 4.2 Схема регистров блока Interval Timer

Регистр статуса счетчика содержит два поля:

• run – в данном бите регистра записана единица, пока счетчик не достигает нуля – в таком случае бит обнуляется; данный бит регистра доступен только для чтения;

• to – как только счетчик достигает нуля, в этот бит записывается единица, сброс его значения достигается путем записи в него же нуля или единицы.

Регистр управления счетчиком содержит четыре поля:

• ito – в данном бите регистра устанавливается единица, если включена функция прерываний по счетчику, в противном случае бит равен нулю;

• cont – данный бит определяет режим работы счетчика – при записи в него единицы счетчик работает в непрерывном режиме, в противном случае счетчик работает в однократном режиме отсчета;

• start – запись единицы в этот бит запускает работу счетчика;

• stop – запись единицы в этот бит останавливает работу счетчика.

Регистры периода хранят в себе младшие и старшие 16 бит значения периода счетчика, а регистры снимка – старшие и младшие 16 бит текущего значения счетчика. В случае, когда при настройках выбирается 64-битный счетчик, битность регистров не меняется, но добавляются по 2 дополнительных регистра.

4.5.JTAG UART

Простейшим способом обмена информацией для встраиваемых систем является *UART*⁶ – буквально, *универсальный асинхронный приемопередатчик*. В

⁶ UART – англ. Universal Asynchronous Receiver and Transmitter, является периферийным устройством ввода/вывода без пересылки тактового сигнала. Вместо этого системы должны заранее договориться о скорости

простейшей реализации – это два провода между устройствами: один на прием, другой на передачу данных. Однако на используемых нами платах отсутствует разъем для взаимодействия через UART, но присутствует другой вариант подключения между платой и компьютером – *JTAG*. Данный интерфейс позволяет взаимодействовать ПЛИС с компьютером благодаря контроллеру на стороне первого и специального сервера на стороне второго (рисунок 4.2).



Рисунок 4.2 Схема взаимодействия между ПК и ПЛИС

По сравнению с UART интерфейс JTAG является достаточно сложным, и даже опытный разработчик может потратить значительное время, чтобы необходимый режим заработал надлежащим образом. В то же время для простейшего обмена информацией достаточно иметь низкоскоростной интерфейс взаимодействия с процессором. IP-ядро *JTAG UART* сделано для того, чтобы скрыть сложность JTAG-интерфейса от пользователя под видом символьного последовательного интерфейса, схожего с UART.

В настройках данного IP-ядра устанавливается глубина буферов FIFO чтения и записи данных (рисунок 4.3), а также порог срабатывания прерывания: в данном поле указывается количество символов в буфере FIFO, по достижению которого IP-ядро генерирует запрос на прерывание.

Для взаимодействия с IP-ядром процессор имеет доступ к двум 32-битным регистрам: регистру данных и регистру управления (таблица 4.3).

передачи данных. Хотя этот способ передачи данных обладает рядом недостатков, UART обеспечивает надежную асинхронную связь [6].

Смещени	ие 3116	15 1	411	10	98	7	. 1	0
Данные	0 ravail	Rvalid				dat	a	
Управление	1 wspace			ac	wi ri		we	re
	🖁 JTAG UART - jtag_uart_0					×		
	Megeocore JTAG UART altera_avalon_jtag_ua	rt			Docur	nentation		
	Block Diagram Block Diagram jtag_ua clk clk reset avalon_itag_slave avalon ************************************	rt_0 tterrupt attera_avalon_ta ART IP input clock need t	Write FIFO (Data from Buffer depth (bytes): 64 IRQ threshold: 8 Construct using regis Read FIFO (Data from Buffer depth (bytes): 64 IRQ threshold: 8 Construct using regis Construct using regis	n Avalon to J	memory blocks alon) memory blocks uppercy of JTAG TCR	:on board		
					Cancel	Finish		

Таблица 4.3 Таблица регистров IP-ядра JTAG UART

Рисунок 4.3 Окно настройки IP-ядра JTAG UART

Регистр данных содержит следующие поля:

• data – это поле содержит байт для передачи или приема данных. В процессе операции записи оно содержит символ, записываемый в буфер *write FIFO*. В процессе чтения оно содержит символ, считанный из буфера *read FIFO*;

• rvalid – этот бит равен единице, если поле data корректно, в противном случае значение в поле data не определено.

• ravail: – это поле содержит количество символов, оставшихся в буфере *read FIFO* (после текущего считывания).

Регистр управления блоком содержит следующие поля:

• re – в этот бит необходимо записать единицу, чтобы включить запрос на прерывания по чтению;

• we – этот бит необходимо установить в единицу, чтобы включить запрос на прерывания по записи;

- гі данный бит показывает ожидание запроса на прерывание по чтению;
- wi данный бит показывает ожидание запроса на прерывание по записи;

• ac – данный бит показывает была ли какая-либо активность по JTAG после того, как этот бит сбросили; для сброса данного бита необходимо в него записать единицу;

• wspace – это поле содержит объем свободного пространства в буфере *write FIFO*.

4.6.SDRAM Controller

Внутри ПЛИС существует небольшое количество блоков памяти, которые мы ранее использовали с помощью IP-ядра On-Chip Memory, чтобы хранить программу и данные. Однако ПЛИС ограничена в своих возможностях, и более сложные и объемные программы уже нельзя будет уместить в рамках ПЛИС. Решением этой проблемы является подключение чипов внешней памяти. Этот чип имеет вводы/выводы управления для корректного выполнения чтения и записи данных. В библиотеке IP-ядер имеется ядро *SDRAM Controller*, которое реализует низкоуровневое общение с чипом и производит корректную интерпретацию получаемых данных на шину Avalon-MM. Взаимодействие с SDRAM-памятью определяется настройками физических параметров (рисунок 4.4). На вкладке параметров подключенной памяти (*Memory profile*) указывается битность данных, архитектура памяти – количество чипов внутри SDRAM и количество банков – и параметры адресации: количество строк и столбцов.

На второй вкладке – *Timing* – указываются временные характеристики, которые необходимо соблюдать относительно различных управляющих сигналов для корректного взаимодействия с памятью. Все эти параметры указаны в документации (datasheet), поставляемой вместе с чипом. Тем не менее, некоторые величины указаны нестрого, поскольку на время распространения сигналов также влияет и разводка самой платы.

Некоторые уже готовые настройки для наиболее распространенных чипов SDRAM есть в наборе предустановок (*Presets*), аналогично со счетчиком. Можно также сохранять свои конфигурации в эти наборы для дальнейших проектов.

SDRAM Controller - new_sdram_co	ontroller_0	×	Memory Profile Timing		
SBRAM Controller altera_vvalon_rew_sdram_co rest-vvalon_rew_sdram_co show signals rest-vstram_controller_0 cst-order res	Memory Profile Timing Data Width Bits: 16 ~ Achices Width Brits: 4 ~ Address Width Row: 13 Colume: 10 Generic Memory model (simulation only) Include a functional memory model in the system testbench Memory Size = 64 MBytes 33554432 x x 16 512 MBits	Documentation Presets Cocumentation Project Cocumentation Project Cocumentation Project Cocumentation Project Cocumentation Project Project Projec	CAS latency cydes:: Initialization refresh cycles: Issue one refresh command every: Delay after powerup, before initialization: Duration of refresh command (t_rfc): Duration of precharge command (t_rfc): ACTIVE to READ or WRITE delay (t_rcd): Access time (t_ac): Write recovery time (t_wr, no auto precharge):	2 3 2 7.8125 100.0 70.0 15.0 15.0 15.0 14.0	us ns ns ns ns
Info: new_sdram_controller_0: SC	RAM Controller will only be supported in Quartus Prime Standard Edition in the				



SDRAM Controller

PLL

В подавляющем большинстве случаев при построении систем на ПЛИС используются синхронные схемотехнические решения. В таких системах изменение состояний триггеров, переход от одного состояния конечного автомата к другому определяется сигналом тактирования. Тактовый сигнал – это сигнал, по положительному/отрицательному фронту которого синхронизируются события внутри цифровых электронных схем, производится ввод и вывод управляющих сигналов и данных. В упрощённом случае внутри одного устройства для синхронизации используется один единый тактовый сигнал. Это позволяет в большинстве случаев не тратить время на настройку фазы тактового сигнала.

Для создания сигналов тактовой частоты с необходимыми параметрами при проектировании на ПЛИС используют IP-ядра для управления внутренними блоками, именуемыми *PLL (англ. phase-locked loop*), в русской литературе ФАПЧ – блок *фазовой автоподстройки частоты*. IP-ядро позволяет настраивать PLL для генерации нескольких источников тактового сигнала с различными частотами и сдвигами фаз в различных режимах и даже имеет возможность регулировать параметры в процессе работы, т.е., например, в реальном времени изменять частоту или фазу тактового сигнала.

В нашей системе при реализации обмена данными между внешней микросхемой памяти и ПЛИС задача корректной синхронной передачи данных несколько усложняется. Мы имеем дело уже с передачей данных между двумя микросхемами, и в работе уже два тактовых сигнала – тактовый сигнал,

синхронизирующий работу системы с NIOS (NIOS II SYSTEM CLK), и тактовый сигнал, синхронизирующий работу SDRAM (SDRAM CLK), своим положительным фронтом (перепадом из 0 - B - 1) порождающий изменение данных на шине DATA (рисунок 4.5). Для того, чтобы данные, идущие от ПЛИС к памяти и от памяти к ПЛИС, корректно принимались (сленг "защёлкивались"), необходимо смещать тактовые частоты друг относительно друга. В нашей системе применяется смещение тактового сигнала SDRAM относительно тактового сигнала системы с NIOS на 3 нс.



Рисунок 4.5 Временная диаграмма сигналов ПЛИС и SDRAM

В нашем случае такое решение является достаточным, чтобы гарантировать корректный обмен данными между ПЛИС и SDRAM. В более сложных случаях смещение подбирают исходя из характеристик каждого отдельного элемента ввода/вывода, с учётом длины соединительных дорожек на печатной плате, также осуществляется постоянный контроль импеданса линии, однако это выходит за рамки данного учебного пособия.

5. МОДИФИКАЦИЯ ПРОЕКТА nios_load С ИСПОЛЬЗОВАНИЕМ IP-ЯДЕР

В качестве демонстрации использования описанных ранее IP-ядер в данном разделе предлагается усовершенствовать собранную ранее систему со светодиодами: подключить SDRAM-память, добавить JTAG UART для вывода сообщений, воспользоваться PIO, чтобы подключить кнопки, которыми можно управлять программой, а также подключить семисегментные светодиодыиндикаторы для вывода отображения величины паузы между включениями светодиодов, воспользоваться IP-ядром счетчика для более точного отсчета времени и настроить межсоединения и распределение тактовых сигналов блока PLL.

5.1. Разработка аппаратной части

Процедура разработки аппаратной части нового проекта аналогична описанной в разделе 2.2, за исключением того, что необходимо добавить дополнительные блоки IP-ядер. Для упрощения предлагается в уже существующем проекте создать новую систему на базе процессора Nios II с использованием утилиты Platform Designer.

Сборка основных элементов

• Добавление процессора в новую систему аналогично этому же шагу в разделе 2.2.2.

• Добавление модуля системного идентификатора аналогично этому же шагу в разделе 2.2.2.

• Добавление модулей периферии схоже с этим же шагом, описанным в разделе 2.2.2. Добавление светодиодов и переключателей полностью совпадает с описанным ранее.

• Добавим модуль PIO для подключения двух кнопок: в настройках при добавлении укажем битность (два бита), а также добавим возможность детектирования положительного фронта и возможность побитового сброса для регистра детектирования фронта и добавим возможность генерировать прерывания по перепаду сигналов данного блока. Переименуем его в btn.

о Добавим модуль PIO для подключения массивов семисегментных индикаторов как 32-битную шину: на каждый сегмент в этой шине мы будем использовать байт данных (8 бит), что удобно при написании программы; переименуем блок в sevs.

• Для более точного измерения времени добавим блок счетчика, описанный в разделе 4.4. Все настройки предлагается оставить по умолчанию, кроме единиц времени: выберем микросекунды (us); переименуем блок в timer.

• Для взаимодействия с ПК через консоль JTAG добавим блок JTAG UART, оставим настройки по умолчанию; переименуем блок в j uart.

• Добавление модуля памяти в новую систему производится с использованием блока SDRAM Controller, описанного в разделе 4.6. На плате DE10-Standard установлена и подключена к FPGA-части память типа SDRAM от фирмы ISSI модели IS42S16320D. Параметры конфигурации IP-ядра для подключения данной памяти приведены на 4.4. Для удобства требуется переименовать блок в sdram.

• Наконец, добавим источник тактовых сигналов и настроим их согласно описанию, данному в разделе 4.6: в качестве опорного источника тактового сигнала воспользуемся генератором на плате, его тактовая частота равна 50 МГц; в спецификации к модулю памяти указаны оптимальные частоты тактового сигнала, выберем из них частоту 143 МГц, с помощью блока PLL создадим два опорных источника со смещением по фазе одного из них относительно другого (рисунок 5.1). Ввиду ограничений внутренней архитектуры предупреждение показывает, что реальные значения будут немного отличаться от заданных. Переименуем блок в pll.

💑 Altera PLL - pil_0	×
Altera PLL altera_pil	Documentation
Block Diagram General Clock Switchover Cascading MIF Streaming Settings Advanced Parameters	^ 1
Show signals PLI Mode: PLI Mode: PLI Mode: PLI Mode: PLI Mode: Pli Mode: Prefer. Pli Mode: Person Mode: Preset Preset	_
Actual Phase Shift: 0 ps V Duty Cyde: 50 %	
Outcik1 Desired Frequency: 142.0 MHz	
Actual Frequency: 13.000000 MHz Phase Shift: >3000 Phase Shift: -3000 Actual Phase Shift: -3059 ps Actual VLY Cycle: 50	
Сору	
	*
Warning: pil_0: Able to implement PLL - Actual settings differ from Requested settings Info: pil_0: The legal reference dock frequency is 5.0 MHz800.0 MHz	
	Cancel Finish

Рисунок 5.1 Основные настройки блока PLL для проекта nios load2

Мы добавили все необходимые блоки в систему, следующим шагом нужно определить межсоединения:

• Входящий в систему сигнал тактовой частоты (clk_0) подключим от блока clk_0 к блоку pll. Сигнал сброса (reset) из блока clk_0 подключим к портам сброса всех модулей собираемой системы (за исключением блока clk_0: его порт сброса экспортирован).

• Порт тактового сигнала outclk1 блока pll и порты внешнего подключения (*conduit*) модулей ввода/вывода (**PIO**) необходимо экспортировать, как это было сделано в разделе 2.2.2.

• Порт тактового сигнала outclk0 блока pll, относительно которого outclk1 «опережает», используем как основной тактовый сигнал и подключим к портам входа тактового сигнала у каждого блока (за исключением блока clk_0: его порт тактового сигнала экспортирован).

• Все модули необходимо подключить к процессору по интерфейсу Avalon-MM в порт data_master, а модуль памяти подключить также и к порту instruction_master, как это было сделано в разделе 2.2.2.

• Собираемую аппаратную схему мы будем использовать и в следующей главе для реализации задач прерываний, поэтому теперь необходимо порты irq модулей btn, timer и j_uart подключить к соответствующему порту irq процессора Nios II.

• В колонке IRQ таблицы с модулями расставим приоритеты прерываний в соответствии с рисунком 5.2.

• Для автоматического распределения адресного пространства в меню System выберем Assign Base Addresses.

• После определения базовых адресов всех блоков в модуле процессора Nios II необходимо переопределить вектора сброса и исключений, указав в качестве памяти блок sdram.

После выполнения всех перечисленных операций схема будет выглядеть так, как это представлено на рисунке 5.2.

Coxpaним систему под именем nios_load2.qsys, после чего сгенерируем необходимые файлы, как это было в разделе 2.2.2, добавим qsys-файл в проект и создадим bdf-файл верхнего уровня. Для удобства подключения семисегментных индикаторов шину можно разбить на набор 7-битных шин и соединить между собой, обращаясь к имени шины, как показано в левом нижнем углу на рисунке 5.3.

Catalog 88	- 6 0	Sys	sten C	iontents 🕄	Address Map	2 Interconnect Require	nents 💠					- ದೆ ರ	Parameters 💠	- 11
				Curton	number of Dat	he here						- 6 6	System: unsaved Path: btn	
	X 🖓		10.000	ME System	uloaveu rau	M. 001							PIO (Parallel I/O)	
ct	^	+ U	Jse	Connections		Name	Description	Export	Clock	Base	End	IRQ Tags	altera surles se	Details
New Component	111	13				⊟ dk_0	Clock Source		1				alicio_avalui_bio	
stem		×			0-0-D-	dkjin	Clock Input	clk	exported				T Bacic Settings	
·					D	dk_in_reset	Reset Input	reset	1.0				USHth (1-32 hite)	
c Functions						dk	Clock Output	Double-click to export	dk.0				which (1-32 bits). 2	
ithmetic		*				ck reset	Reset Output	Double-click to export	1.7				Direction: O Bidir	
oges and Adaptors		-				E DE cou	Nos II Processor						@ Inst	
Clock Source		-	- L			ck	Clock Input	Double-click to export	oll 0 outcl				() byter	
Beset Controller		-		-	_	reaet	Reset Input	Double-click to export	[cik]	5			OInOut	
Reset Sequencer						data master	Avalon Memory Mapped Maste	Double-click to exatort	[cdk]				Output	
PUL				111-		instruction master	Avalon Memory Mapped Maste	Double-click to export	feld				Outrust Part Reset Value: 0. 0000000000000000000000000000000000	
ALC: UNL COMPANY						in	Internet Pereiver	Bouble click to encout	6-64	780 (100 21	_		
-D	- add				-	curles instruction m	Custom Instruction Master	Double click to export		1.0000	i internet		Output Register	
Party in the second	- Autom						Evitem ID Pericheral	transac basis to copia t	-				Enable induidual bit cetting ideating	
			<u>د</u>		_	di syste	Clock Input	Thusble click in correct	all 0 outd	6			Endore in annual bit setting/dealing	
Device Family 83							Reset from t	Country which the product	Call?	7			Fidoe capture register	
unsaved.gays*]						reset	Augles Managa Managad Claus	Double click to export	Calif	0.0000 0000			C Cardware du contras	
						control_slave	Avaion Memory Mapped Slave	Double-calor to explore	fad	CXORDO DRes	020800_0861		⊠ synchronousiy capture	
					1	El ledr	PIO (Paralel 1/0)	where the second second second					Edge Type: RISING 🗸	
						JK .	Cook Input	wouthe-click to export	pa_u_outcl.	•			Enable bit-clearing for edge capture register	
						reset	Reset Input	unuble-click to export	[dk]					
					,	61	Avaion Memory Mapped Slave	Double-click to export	rdid	= 0x0800_0850	0x0800_086f		* Interrupt	
			_		20	external_connection	Conduit	ledr					Generate IRO	
						🖯 switch	PIO (Parallel I/O)		-				IRO Turner	
						dk	Clock Input	Double-click to export	pll_0_outcl.	-			EDGE V	
				+++		reset	Reset Input	Double click to export	[dd]	and the second second			Level: Interrupt CPU when any unmasked I/O pi	h is logic true
					\rightarrow	51	Avalon Memory Mapped Slave	Double-click to export	[dk]	Cx0000_0840	0x0800_084f		Edge: Interrupt CPU when any unmasked bit in t	ne edge-capture
					00	external_connection	Conduit	switch		2			register is logic true. Available when synchronous	capture is enable
		- B				🖬 btn	PIC (Parallel I/C)						11044 (1.2252)	
		C.C.		4	++++	ck	Clock Input	Double-click to export	pll_0_outcl.	-			Widdi (1-52 bids): 2	
		x		+		reset	Reset Input	Double-click to export	[dk]				Direction: O Bidir	
		-			\rightarrow	51	Avaion Memory Mapped Slave	Double-click to export	[dk]	Cx0800_0830	0x0800_0831		(a) Input	
		-			0.0	external_connection	Conduit	btn	0.58.50				() triput	
		-				irq	Interrupt Sender	Double-click to export	[dk]	-		j—ģ	⊖ InOut	
		-	P			🖯 sevs	PIO (Parallel I/O)					T	Optrat	
					_ • • • • •	dk	Clock Input	Double-click to export	pli 0 outch				Content	
						reset	Reset Input	Double-click to export	fdkl				Output Port Reset Value: 0x00000000000000000000000000000000000	
						51	Avalon Memory Manped Slave	Double-click to export	feld	0x0800 0820	0x0800 082€		in Outside Baselinters	
						external connection	Conduit	SPUS	Cont	- GAUGUO_GOLG	00000_0011		Coutput Register	
						E timer	Interval Timer						Enable individual bit setting/clearing	
		1	۳.			de	Clade Ton et	Photohia which the property	all 0 outd	6				
						Contract I	Receit from d	Onethin click to account	Call				Coge capture register	
						el	Avales Manage Magnad Shue	Baubla click to orman	Celul	- 0-0000 0000	0-0000 0016		Synchronously capture	
						01	Enternunt Cender	Double click to corport	Cold	- 0x0800_0800	040000_0011	4	Edge Type: RISING V	
						Ci i unut	TTAC LIADT	Double-Luck to Export	Cord			Ϋ́	To Bookle bit-clearing for edge capture register	
						E Leon	Slad Territ							
					III.	Un	Court Frank	Country of the second of	ph_o_outch				* Interrupt	
						reset	Auglan Manage Managed Street	Daublo stok to	Cali		000000 0000		C Generate IBO	
						avaion_stag_slave	evalon Memory Mapped Slave	usuble-click to export	pla	= 0x0800_0860	020800_0867		Nonerace tree	
						ing .	unserrupt Sender	induble click to export	[cik]			19	EDGE V	
						e sdram	DLHOMM CONTROLLER						Level: Interrupt CPU when any unmasked I/O pi	h is logic true
				111		dk	Clock Input	Double-click to export	pli_0_outcl.	-			Edge: Interrupt CPU when any unmasked bit in t	he edge-capture
					1 ,	reset	Reset Input	Double-click to export	[dk]	TOTAL MACHINE STORE STORE			register is logic true. Available when synchronous	capture is enable
					,	\$1	Avaion Memory Mapped Slave	Double-click to export	[dk]	0x0400_0000	0x07ff_ffff			
					0.0	wire	Conduit	sdram					Task hands without	
			\square			E pll_0	Altera PLL		and the second s				Test bench winng	
				•	+ ÷ · ·	refok	Clock Input	Double-click to export	clk_0				Mardwire P10 inputs in test bench	
				•		reset	Reset Input	Double-click to export					Drive inputs to field.: 0x00000000000000000000000000000000000	
						outck0	Clock Output	Double-click to export	pl_0_outck0				Annual	
						outck1	Clock Output	Dauble click to export	pl_0_outck1			V		
		<										>		
		14	4.30		rent filter:									
		1	100	- n cur									1	
	1	oi Ne	essager	\$ 83										- 6
		туре		Path				Message						
		81		1 Warning										
	-		_	unsaved.cp	u			No Debugger. You will not be ab	le to download o	r debug programs				
		0		unsaved so	sid asys 0			System ID is not assigned autom	atcaly. Edit the	System ID parameter to	provide a unique II	p		
	-	0	-	unsaved sy	sid_qsys_0			Time stamp will be automatically	updated when t	his component is general	led.			
		0		unsaved.sv	itch			PID inputs are not hardwired in test bench. Undefined values will be read from PIO inputs during simulation.						
	111-			unsaved.switch				070 issues are not hardwards to be bands in the factor may not an end from 200 issues in during one data						
		0		unsaved.bt	n		8	PIO inputs are not hardwired in	test bench. Und	efined values will be read	from PIO inputs du	uring simulation.		

Pисунок 5.2 Содержимое системы nios_load2 в Platform Designer

Inios_load2 bin pil_sdram pil_sdram_ck OUTBUT ck export ck export ck export ck export ck export export export			
Inits_load2 bin_export[1:0] U(B)1 bin_export[1:0] U(B)1 the_export[1:0] U(B)1 ck ck ck ck ck ck ck ck ck ck ed_exp0:0] outrout idd_export[1:0] u(B)1 ed_exp0:0] outrout idd_export[2] R(B)1 reset_reset_n sdram_add(12:0) sdram_sold(12:0) outrout sdram_add(12:0) outrout sdram_css.n outrout sdram_css.n </th <th></th> <th>nine lead?</th> <th></th>		nine lead?	
bin_export[1:0] B[B1] thn_export[1:0] B[B2] thn_export[1:0] B[B2] export p]_sdram_ck DUTBIT export_ck ck (k B[B1] ck		nios_load2	
bin_export[1:0] NET hin_export[1:0] pl_sdram bin_export[1:0] NET ck_ck ck ck ck NET ck_ck ck ck ck led_exp0 0 output reset ck ck ck led_exp0 0 output reset reset ck ck ck led_exp0 0 output reset reset reset reset reset sdram_sddf12:0 0 output sdram_cda_n cca_n cca_n <td></td> <td></td> <td></td>			
bin pil_sdram bin pil_sdram_ck ck ck stam_add(t2.0) outnet stam_add(t2.0) outnet stam_add(t5.0) dada stam_add(t5.0) dada stam_add(t5.0) dada stam_add(t3.0) outnet stam_add(t5.0) dada </td <td></td> <td></td> <td></td>			
bin pill_sdram pin_export[1:0] Utilitit tin_export[1:0] Utilitit ck ck ck ck ck ck ck ck ck ck ck ck ed_expl0:0] outrout ed_expl0:0] outrout ed_expl0:0] outrout ed_expl0:0] outrout sdram_add(12:0] addram_add(12:0) sdram_add(12:0] outrout sdram_add(12:0] outrout sdram_cean outrout sdram_add1:0 oda			
Din Din <thdin< th=""> <thdin< th=""> <thdin< th=""></thdin<></thdin<></thdin<>		A REAL PROPERTY AND A REAL	
Pen_expont[1:0] Uttr thu_expont[1:0] export ck pl_stram_ck OUTPUT ck ck (k		btn pll_sdram	
btr_export[1:0] UBT thm_export[1:0] export call Dilection ck			
expon	btn exporti1 01 NPUT btn e	export[1_0] Di sdram c k OUT	PUT clk sdram clk
ck utility ck utility ck utility indexp(0) outrout indexp(1) utility		coport citi	
ck NULL ck.ck ck ledr ledr ledr ledr_expl0.0] OUTPUT reset_n ledr_expl0.0] OUTPUT reset_n sdram_bdd(12.0) OUTPUT sdram_bd(12.0) addr sdram_bdd(12.0) OUTPUT sdram_bd(12.0) addr sdram_bdd(12.0) OUTPUT sdram_cas_n sdram_cas_n sdram_cas_n OUTPUT sdram_cke cs_n sdram_cas_n OUTPUT sdram_cke cs_n sdram_cast OUTPUT sdram_cke cs_n sdram_cast OUTPUT sdram_cke cs_n sdram_cast OUTPUT sdram_cas_n output sdram_cast OUTPUT sdram_cas_n sdram_cas_n sdram_add15.0) odd odd sdram_we_n se_n sdram_ast OUTPUT sstram_cas_n seport seport second OUTPUT sstram_cas_n second131.0) drs second OUTPUT sstram_cas_n second131.0) second131.0 second Stram_cas_n		alle	
exe ••••••••••••••••••••••••••••••••••••		CIN	
CR	and a second s		
ied_exp(0,0) outrout ied_exp(0,0) export ied_exp(0,0) outrout reset_n reset_n ied_exp(0,0) outrout sdam_bol(12,0) adar isdram_add(12,0) outrout sdam_bol(12,0) adar isdram_add(12,0) outrout sdam_bol(12,0) adar isdram_cas_n outrout sdam_cke cs_n isdram_cas_n outrout sdam_cke cs_n isdram_cas_n outrout sdam_cke cs_n isdram_cas_n outrout sdam_cas_n outrout isdram_cas_n outrout sdram_cas_n outrout isdram_cas_n outrout sdram_cas_n outrout isdram_ator outrout sdram_cas_n outrout isdram_ast outrout sdram_cas_n we_n isdram_ast outrout sdram_tas_n we_n isdram_ast outrout sstram_cas_n we_n isdram_ast outrout sstram_cas we_n isdram_ast<		n ck	
ied_exp(0.0) outrout ied_resport ied_exp(0.0) outrout ieder ibin_export[2] iiiji11 reset isdam_add(12.0) outrout sdram_adar isdram_ces_n outrout sdram_ces_n isdram_ses_n outrout sdram_ces_n isdram_ses_n outrout sdram_ses_n isdram_ses_n outrout sdram_ses_n isdram_ses_n outrout ssee export[10.0] </td <td>· · · · · · · · · · · · · · · · · · ·</td> <td></td> <td></td>	· · · · · · · · · · · · · · · · · · ·		
Wed_exp(0_0) Outrout wide_exp(0_0) outrout Wed_exp(0_0) Outrout reset bin_expon(2) R(R)T reset_reset_n sdram_add(12_0) Outrout sdram_add(12_0) bin_expon(2) Outrout sdram_add(12_0) sdram_add(12_0) Outrout sdram_add(12_0) bin_expon(2) Sdram_ada(12_0) bin sdram_add(12_0) Outrout sdram_ada(10_0) sdram_es_n Outrout sdram_cke_n sdram_es_n Outrout sdram_cke_n sdram_dati_0 Outrout sdram_cke_n sdram_es_n Outrout sdram_cke_n sdram_se_n Outrout sdram_cke_n sdram_se_n Sdram_cke_n seeport section_outrout sdram_se_n section_soutrout sdram_se_n Sdra		ledr	
ied_exp(0,0) OUTPUT ied_exp(0,0) output reset, n reset, n sdram_bol(12,0) output sdram_bol(12,0) output isdram_add(12,0) output sdram_bol(12,0) output output isdram_add(12,0) output sdram_bol(12,0) output output isdram_cas, n output sdram_cke cas, n isdram_cas, n output sdram_cdi(15,0) odgr isdram_add(10,0) output sdram_cke, cas, n odgr isdram_cas, n output sdram_cdi(15,0) odgr isdram_gas, n output sdram_we_n we_n isdram_as, n output sdram_we_n we_n isdram_we_n output sdram_we_n we_n isdram_we_n output secondistic suitch isdram_set_(4,0) isdram_we_n switch switch isdram_ase_n output switch switch switch isdram_ase_n output switch switch switch switch isdram_ase_n output switch		To di	
Ise_exp(0.0) output and putput and export Image: Interpret in	ladr	exportig 01	
Image: Sector	led exp(9, 0]	export	
bin_seport[2] Iter reset_reset_n sdram_sdd[12_0] outreut sdram_ddd[12_0] adar sdram_sdd[12_0] outreut sdram_tol[1_0] adar sdram_sda(12_0) outreut sdram_tol[1_0] ba sdram_stan_ball_0] outreut sdram_cke. cs.n sdram_cke outreut sdram_cke. cs.n sdram_cgl15_0] outreut sdram_tol[1_0] odar sdram_gal1_0] outreut sdram_tol[1_0] odar sdram_as_n outreut sdram_tol[1_0] odar sdram_as_n outreut sdram_tol_1_0 odar sdram_as_n outreut sdram_tol_1_0 sec_n secan exontisi out secan exontisi out secport secport <		tet:	
btn_export[2] Itel Itel Itel Itel Itel Itel Itel Itel		reset	
bin_espot(2) B(E)T (Stram_bol(12)) reset_n sdram_sdr(12)) sdram_bol(12) output sdram_bol(12) output sdram_sol(12) output sdram_cas_n output sdram_cs_n output sdram_sol(10) output sdram_cs_n output sdram_sol(10)			
wdam_add(12.0) outreu sdram_add(12.0) addr sdram_add(12.0) outreu sdram_add(12.0) addr sdram_add(12.0) outreu sdram_add(12.0) addr sdram_add(12.0) outreu sdram_add(12.0) ba sdram_add(12.0) outreu sdram_cas_n cs_n sdram_cke outreu sdram_cke cs_n sdram_cq15.0) 00000000 sdram_cda15.0) dq sdram_adg15.0) 000000000000000000000000000000000000	btn export[2] NPUT reset	reset n	
sdram_add(12.0) outrror sdram_add(12.0) ba sdram_bd(1.0) outrror sdram_bd(1.0) ba sdram_cke outrror sdram_cke ccs_n sdram_cke outrror sdram_cke ccs_n sdram_csn outrror sdram_cke ccs_n sdram_dit5.0) outrror sdram_cadnit.0) dq sdram_dit5.0) outrror sdram_cadnit.0) dq sdram_gsn outrror sdram_can_can_n cs_n sdram_gsn outrror sdram_can_it dq sdram_dit5.0) outrror sdram_can_n dq sdram_ssn outrror sdram_can_it dq sdram_ssn outrror sdram_can_it dq sdram_ssn outrror sdram_can_it dq sdram_ssn outrror sdram_can_it dq sdram_ssn secondit31.0) secondit31.0) dq seconditit seconditit seconditit seconditit hexitic seconditi		reset_n	
sdam_add(12.0) OUTPUT sdam_add(12.0) ads: sdam_add(12.0) OUTPUT sdam_add(12.0) ba sdam_cas_n cdam_cas_n cdam_cas_n sdam_cas_n cdam_cas_n cas_n sdam_cs_s_n OUTPUT sdam_cas_n sdam_cs_s_n OUTPUT sdam_cs_n Stam_cas_n stam_cs_n Stam_cas_n stam_se_n OUTPUT stam_se_n Stam_cas_n stam_se_n			
sdram_add(12.0) ourrev sdram_bal(12.0) addr stram_bal(1.0) ourrev sdram_bal(1.0) ba stram_cas_n ourrev sdram_cas_n cas_n sdram_cbi ourrev sdram_cbi cas_n sdram_cbi ourrev sdram_cbi cas_n sdram_cbi ourrev sdram_cbi cas_n sdram_cbi ourrev sdram_cbi cas_n sdram_cas_n ourrev sdram_cbi cas_n sdram_cas_n ourrev sdram_chi cas_n sdram_cas_n ourrev sdram_cas_n ras_n sdram_cas_n ourrev sdram_cas_n ras_n sdram_cas ourrev sdram_cas ras_n sdram_cas ourrev sdram_cas ras_n sdram_we_n ourrev sdram_we_n res_n heo(6.0) ourrev ssea exportisit see heo(6.0) ourrev ssea scontisit seport heo(6.0) ourrev strat_ch_annatif_9.0) export sexport he		saram	
hero(is.0) OUTPUT satara_ball.0) ba barrow sdram_cas_n cas_n sdram_cas_n courrout sdram_cas_n sdram_sas_n courrout sdram_cas sdram_sas_n courrout seae expontilio hexo(s.0) courrout seae expontilio hexo(s.0) courrout seae expontilio hexo(s.0) courrout seae expontilio export rest nos_baaz			
Image: Second	sdram addd 12 01 Sdram	m addr 12 0 addr	
stram_bqt.0] ourren Stram_clas_n cas_n stram_cts_n ourren stram_cke cas_n stram_cts_n ourren stram_cke cke stram_cts_n ourren stram_cke cke stram_cts_n ourren stram_cke cke stram_cts_n ourren stram_ctas_n cke stram_cts_n ourren stram_ctas_n cke stram_cas_n ourren stram_ctas_n cke stram_asn ourren stram_cas_n cke stram_we_n ourren stram_cas_n cke heno(6.0) OUTRUT_straff_00! stram_cas_n stram_ve_n se_n heno(6.0) OUTRUT_straff_00! stram_ve_n sec sec heno(6.0) OUTRUT_straff_00! stram_ve_n sec sec heno(6.0) OUTRUT_straff_00! stram_ve_n sec sec heno(6.0) OUTRUT_straff_00! straff_non_nontriff_n		a held Ol	
stran_cta_n outrout stran_cta_n cas_n stran_tta_n_tta outrout stran_tta_n cke stran_tta_n_tta outrout stran_tta_n cke stran_stan_sta outrout stran_tta_n cke stran_tta_n outrout stran_tta_n cke stran_stan_tta_n outrout stran_tta_n cke stran_stan_tta_n outrout stran_tta_n ckan stran_tta_n outrout stran_tta_n ckan stran_tta_n <td< td=""><td>sdram ba(1.0)</td><td>ba ba</td><td></td></td<>	sdram ba(1.0)	ba ba	
stram_cs_n currer Subant_cs_n cs_n stram_cs_n currer Subant_cs_n cs_n stram_ss_n currer stram_cs_n cs_n stram_ds_n currer stram_cs_n cs_n stram_ds_n currer stram_ds_n cs_n stram_ds_n currer stram_datis cs_n stram_gas_n currer stram_an_mas_n ras_n stram_stram_are_n currer stram_stram_are_n stram_are_n hex0[6.0] currer stragstram_str	our of the other	m 000 0	
sdram_cke outror sdram_cke cke sdram_cs_n outror sdram_cs_n cke sdram_cs_n outror sdram_cdn ckn sdram_cds15.01 dq dq dq sdram_cds15.01 outror sdram_cdn dq sdram_cds15.01 outror sdram_cdn dq sdram_cds15.01 outror sdram_cdn dq sdram_cas_n outror sdram_cas_n ras_n sdram_we_n outror sdram_we_n we_n hea0(6.0) OUTPUT_sec(14.0) sseq_soutiS1.01 export hea0(6.0) OUTPUT_sec(14.0) sseq_soutiS1.01 export hea0(6.0) OUTPUT_sec(14.0) sseq_soutiS1.01 export hea0(6.0) OUTPUT_sec(14.0) sseq_soutiS1.01 export hea0(6.0) OUTPUT_sec(14.0,2) sseq_soutiS1.01 export hea0(6.0) OUTPUT_sec(14.0,2) sseq_soutiS1.01 export	sdram cas n	cas_n	
stram_cke ourrent stram_cke cke stram_cs.n ourrent stram_cs_n cke stram_dq15.0] 000 stram_dq15.0] dq stram_gan_1.0] ourrent stram_dq15.0] dq stram_gan_1.0] ourrent stram_dq15.0] dq stram_gan_cas_n ourrent stram_cas_n ras_n stram_ss.n ourrent stram_we_n we_n stram_stram_se.n ourrent stram_we_n we_n hex0(6.0] ourrent stram_cont131.0] export secal export[0.0] switch_export[0.0] export switch hex0(6.0] ourrent stram_cas_n switch switch switch_export[0.0] export switch	edrav	m cko	
sdram_cs_n ourner sdram_cds_n cs_n sdram_ds_15:0] 000k sdram_da(15:0) dq sdram_ds_15:0] 000k sdram_da(15:0) dq sdram_ds_n 000k sdram_dm(1:0) dq sdram_ds_n 000k sdram_dm(1:0) dq sdram_as_n ourner sdram_we_n ras_n sdram_we_n ourner sdram_we_n we_n hex (6.0) 000000000000000000000000000000000000	sdram cke	cke	
stram_cs_n	sdrau	n cs n	
sdram_dq15.0]	sdram_cs_nOUTPUT	CS_N	
soran_cqts.0) outret sdran_draft.0) outret sdran_tas_n sdran_sa_n outret sdran_tas_n ras_n sdran_we_n outret sdran_we_n see_n hex0[6.0] OUTPUT sset[0.0] star_we_n switch_export[9.0] N(R)[T switch_export[9.0] export rest nos_loadz nos_loadz nos_loadz	VCC sdra	m do[15 0]	
sdram_dapi_0_ ourrent_statam_dapi_0 dapi sdram_las_n ourrent_statam_ras_n ras_n sdram_las_n ourrent_statam_ras_n ras_n sdram_we_n ourrent_statam_ras_n sdram_we_n sdram_we_n ourrent_statam_ras_n sdram_we_n hes0(6.0) OUTPUT_static_01 ssea_scatic_131_00 hes2(6.0) OUTPUT_static_21.61 ssea_scatic_131_00 hes2(6.0) OUTPUT_static_22.161 switch_expont hes2(6.0) OUTPUT_static_22.161 switch_expont rest mos_boatz	sdram_dd[15.0]	oq	
bero(6.0) OUTPUT secar_son	adam danta di Change Sdrai	m_dqm[1_0]	
isdram_ras_n outreut sdram_ras_n ras_n isdram_ras_n outreut sdram_ras_n ras_n isdram_ras_n outreut sdram_we_n we_n isdram_we_n outreut sdram_we_n we_n isdram_we_n outreut sdram_we_n we_n isdram_we_n outreut ssec ssec isdram_we_n ssec ssec ssec isdram_we_n ssec ssec ssec isdram_we_n ssec ssec ssec isdram_we_n ssec ssec ssec isdram_we_n outreut ssec ssec isdram_we_n ssec ssec ssec isdram_we_n ssec ssec ssec isdram_we_n ssec ssec ssec ssec isdram_we_n ssec ssec ssec ssec ssec isdram_we_n ssec ssec ssec ssec ssec isdram ssec <td>sdram_ddm[1.0] OUTPUT</td> <td>or an a second sec</td> <td></td>	sdram_ddm[1.0] OUTPUT	or an a second sec	
hero(6.0) OUTPUT_stagE(x0) hero(6.0) OUTPUT_stagE(x0,0) hero(6.0) OUTPUT_stagE(x0,0) hero(6.0) OUTPUT_stagE(x0,0) hero(6.0) OUTPUT_stagE(x0,0) hero(6.0) Note (x0,0)	edram ras o	m_ras_nras_n	
bec(6:0) OUTPUT useg(a)	sulain_tas_n OUTPUT		
her(6,0) OUTPUT ssel(1,0) ss	sdram we n	we n	
Inero(6.0) OUTPUT step[10:0] Step[11:0] step[11:0] Inero(6.0) OUTPUT step[11:0] step[11:0] step[11:0] step[11:0] Inero[6.0] OUTPUT step[10:0] Step[11:0] step[11:0] step[11:0] Inero[6.0] OUTPUT step[10:0] Step[10:0] step[10:0] step[11:0] Inero[6.0] OUTPUT step[10:0] Step[10:0] step[10:0] step[10:0] Inero[6.0] OUTPUT step[10:0] Step[10:0] step[10:0] step[10:0]			
Instruction Output See export131.01 export hex16i.01 Output See export131.01 export hex26i.02 Output See exp0(9.0] N(Eff Switch hex36i.03 Output See exp0(9.0] N(Eff Switch export hex36i.03 Output See exp(9.0] N(Eff Switch export	bendre on ourrear sseale.0]	SSAC	
Image: Non-State Output see(14.0) ssee(13.0) ssee(13.0) ssee(13.0) seport Mex2(6.0) OUTPUT ssee(12.0) ssee(12.0) ssee(12.0) switch switch Mex2(6.0) OUTPUT ssee(10.0.24) ssee(10.0.24) ssee(10.0.24) ssee(10.0.24) ssee(10.0.24)	nexu[6.0]	0009	
Image: Second	sseg[31.0] sseg	export[31_0]	
Inex[6.0] Switch switch hex2(6.0) OUTPUT swelf22.16] sw_exp(9.0] R[R]T switch_export[9.0] export hex2(6.0) OUTPUT swelf22.16] sw_exp(9.0] R[R]T switch_export[9.0] export hex2(6.0) OUTPUT swelf22.16] sw_exp(9.0] R[R]T switch_export[9.0] export rest mos_load2 rest mos_load2 rest mos_load2		export	
bec2[6.0] OUTPUT swerp[0.0] NUET swerp[0.0]	hex1[6.0]		
bec/[6.0] OUTPUT swerp(9.0] But T swerp(9.0) Swerp(9.0) <th< td=""><td></td><td>switch</td><td></td></th<>		switch	
Inexception in the second of t	OUTPUT sseg[22,16]		
hec3(6.0) OUTPUT INGE(10.24) VCC Inst nos_load2	nex2[0.0] sw exp[9.0] INPUT sw ite	th_export[9_0]	
hex3[6.0]Workey instnos_load2	VCC	export.	
Inst nics_load2	burgle of OUTPUT saggroup a		
	instead inst	nios_load2	

Рисунок 5.3 Графический файл верхнего уровня

Задать имя шины можно либо двойным нажатием левой кнопки мыши по изображению порта, либо, наведя указатель на порт, нажать правую клавишу и выбрать пункт **Properties**. Порты ввода/вывода можно создать также автоматически, для этого необходимо выбрать блок, для которого требуется сгенерировать порты (в нашем случае это nios_load2), нажать правой кнопкой мышки и выбрать пункт **Generate Pins for Symbol Ports**. Программа автоматически определяет, какой тип порта необходимо сгенерировать и какой битности будет порт, а также задает ему имя, аналогичное имени порта блока. После всех этих операций необходимо провести этап компиляции «синтез» и затем установить физическое соответствие созданным портам системы, как это было сделано в разделе 2.2.3. Эти данные указаны в приложении 1.

После этого можно производить полную компиляцию проекта, конфигурировать плату и переходить к программной части проекта.

5.2. Разработка программной части

Наличие новых элементов позволяет усовершенствовать ранее собранную систему включения светодиодов, сделать ее более наглядной и точной. Псевдокод новой программы выглядит следующим образом:

```
Инициализация системы;
Бесконечный цикл() {
Считывание информации с кнопок и переключателей;
Отображение информации на семисегментных индикаторах;
Переключение светодиодов;
Отображение информации в консоли;
}
```

Система стала гораздо более сложной, в зависимости от решаемой задачи код программы можно разделить на три уровня иерархии:

- Верхний уровень главная программа;
- Средний уровень процедуры решения для указанных задач;
- Нижний уровень процедуры взаимодействия с периферией.

5.2.1. Процедуры драйверов

При разработке первого проекта мы изначально использовали базовые элементы взаимодействия с периферией. Несмотря на робастность этих решений, они достаточно громоздки и трудны для понимания, что негативно влияет на читаемость кода. Чтобы решить эти проблемы, принято использовать небольшие процедуры, которые скрывают от конечного разработчика громоздкую часть низкоуровневого функционала взаимодействия с периферией. Такие процедуры называются *драйверы*. Для удобного взаимодействия с периферией компания

Intel FPGA предоставляет набор библиотек и драйверов, называемых Hardware Abstraction Layer, или HAL.

5.2.2. HAL

Разработка систем с использованием HAL является неким средним, промежуточным звеном между двумя классическими парадигмами разработки приложений – приложений для ПК (англ. *desktop-like*) и так называемая *barebone system*, ближайшим русским переводом будет являться базовая система. В первом случае приложение разрабатывается с учетом еще одной «прослойки» – операционной системы – через которую осуществляется доступ к драйверам устройств. Критическим аспектом в такой системе является совместимость драйверов с операционной системой.

Вагеbone-система, как правило, представляет собой простую систему на базе микроконтроллера. Ввиду простоты в ней нет дополнительных слоев между приложением пользователя и аппаратным обеспечением системы, поэтому управление периферией осуществляется напрямую из программы. Разработчик может самостоятельно разработать драйвера устройств или воспользоваться готовыми.

В такой классификации HAL является неким промежуточным звеном: с одной стороны, он позволяет избежать прямого взаимодействия с аппаратной частью проекта, с другой стороны, использование HAL не является обязательным, и пользователь имеет полный доступ к периферии без дополнительных прослоек (рисунок 5.4).



Рисунок 5.4 Условное расположение HAL при разработке встраиваемых систем

для Nios II
Набор библиотек НАL предоставляет следующие возможности:

- Объединение со стандартными библиотеками **newlib** в **ANSI C**, что позволяет использовать знакомые разработчикам встраиваемых систем конструкции языка для решения задач;
- Готовые драйверы стандартных устройств;
- HAL API (application programming interface) набор процедур для таких задач как доступ к устройству, обработка прерывания и пр.
- Инициализация системы выполнение различных задач процессора и периферии перед выполнением основной части программы.

Также HAL предоставляет набор готовых моделей взаимодействия с периферией, такими устройствами являются:

- Устройства, работающие в символьном режиме периферия, которая принимает и/или передает информацию последовательно и посимвольно, например, UART;
- Счетчики устройства, которые считают количество тактов (единиц системного времени процессора) и могут генерировать периодические запросы на прерывание;
- Файловые подсистемы механизм доступа к данным, которые хранятся в физическом устройстве; в зависимости от внутренней реализации устройства возможен доступ напрямую или с использованием отдельного драйвера устройства;
- Ethernet-устройства устройства для подключения через Ethernet;
- Устройства прямого доступа к памяти (DMA англ. Direct Memory Access) периферия, которая выполняет работу по переносу больших объемов данных, при этом источник и приемник могут быть как элементом памяти, так и любым другим устройством, например, устройством Ethernet;
- Устройства энергонезависимой памяти (flash) память, использующая специальный протокол, чтобы хранить данные.

Подробнее об этом и об остальных аспектах использования HAL при разработке встраиваемых систем можно прочитать в [5].

5.2.3. BSP

Инструментарий HAL включает в себя постоянный комплект библиотек и сам по себе входит в набор утилит, который называется *BSP* (англ. *Board support package*). В разделе 2.3.1 этот набор был сгенерирован автоматически с настройками по умолчанию. Однако в зависимости от решаемых задач различные настройки BSP могут быть изменены. Для этих целей воспользуемся графическим

интерфейсом инструмента **BSP Editor**: в среде разработки **Nios II SBT for Eclipse** выберем: **Nios II > BSP Editor**. В появившемся окне выбрать **File > New Nios II BSP**, указать sopcinfo-файл системы, для которой будет генерироваться набор библиотек (рисунок 5.5).

📅 BSP Editor			- 🗆 X			
File Edit Tools Help						
Main Software Packages Drivers I	inker Script Enable File Generation	Target BSP Directory				
SOPC Information file:						
CPU name:						
Operating system:	Vers	ion: 🗸 🗸				
BSP target directory:						
	1					
	📅 New BSP	×				
	Hardware					
	SOPC Information File name:	C:\intelFPGA\book\nios_load2.sopcinfo				
	CPU name:	liqu v				
	Software					
	Jortmare					
	Operating system:	Altera HAL Version: default V				
		Use default locations				
	BSP target directory:	C:\intelFPGA\book\software\hal_bsp				
	BSP Settings File name:	C:\intelFPGA\book\software\hal_bsp\settings.bsp				
		Enable Settings File relative paths				
		Enable Additional Td script				
	Additional Tcl script:					
ļ						
Information Problems Processing						
(i) Finished initializing BSP components		OK Cancel	^			
Searching for BSP components with Category: os_software_element						
Initializing BSP components						
Finished initializing BSP components. Total time taken = 2 seconds						
Userching for BSP components with category: driver_element						
set rung for bsr components. Totaline RSP components.						
Finished initializing BSP components. Total time taken = 2 seconds						
Searching for BSP components with category: os_software_element						
			Generate Exit			

Рисунок 5.5 Создание нового BSP

При необходимости можно снять галочку Use default locations и изменить расположение директории для файлов BSP. После нажатия кнопки Ok программа автоматически сгенерирует пакет BSP с настройками по умолчанию. В окне станут активны все вкладки и появится доступ к настройкам. В рамках данного пособия мы рассмотрим базовые настройки, более подробную информацию можно найти в [5].

На главной вкладке – **Main** – расположена информация о BSP, а также основные настройки, они представлены в дереве настроек в левой части экрана и разделены на основные (**Common**) и дополнительные (**Advanced**). В основной, или базовой, группе настройки разделены следующим образом (рисунок 5.6):

• hal – базовые настройки параметров HAL – определение системного счетчика и счетчика для временных отметок, выбор устройства для работы в символьном режиме и оптимизация библиотек по размеру (использование уменьшенных библиотек Си), добавление профилирования с использованием

gprof, использование «урезанных» драйверов устройств и оптимизация компиляции BSP для ускорения проведения симуляций hdl-кода;

• hal.linker – раздел настройки linker-скрипта, который определяет разделы памяти и их размеры;

• hal.make – настройки сборки приложения: определение настройки отладчика, выбор уровня оптимизации и настройка доступа глобального указателя.

e Edit Tools Help				
ain Software Packages Drivers Linker Script Enable File (Generation Target BSP Directory			
SOPC Information file:\. \nos_system_for_screen.sopcinf CPU name: cpu Operating system: Altera HAL BSP target directory: .\	o Version: default v			
∃Settings ⊨-Common	hal			
🖻 hal	sys_clk_timer:	timer 🗸		
	timestamp_timer:	none 🗸		
stdin	stdin:	j_uart ~		
stderr	stdout	j_uart ∽		
enable_small_c_library enable_gprof enable_reduced_device_drivers	stderr:	j_uart ∽		
enable_sim_optimize	enable_small_c_library			
enable_exception_stack	enable_gprof			
	enable_reduced_device_drivers			
enable_interrupt_stack	enable_sim_optimize			
	hal.linker			
⊜-make	enable_exception_stack			
bsp_cflags_debug bsp_cflags_optimization	exception_stack_size:	1024		
cflags_mgpopt	exception_stack_memory_region_name:	sdram ~		
E Advanced	enable_interrupt_stack			
	interrupt_stack_size:	1024		
	interrupt_stack_memory_region_name:	sdram ~		
	hal.make			
	bsp_cflags_debug:	-g		
	bsp_cflags_optimization:	-00		
	cflags_mgpopt	global 🗸		
I CI message: Application ELF allowed to contain code at the	reset address.			-
Setting "hal.linker.allow_code_at_reset" set to "true".				
Setting 'hal.linker.enable_alt_load' set to "true". Tcl message: "The alt_load() facility is enabled."				

Рисунок 5.6 Базовые настройки BSP

В рамках данного пособия мы не будем рассматривать дополнительные настройки, о них можно узнать подробнее в [5].

На вкладке **Software Packages** расположены опциональные наборы программ для более удобного взаимодействия с периферией; такие наборы, как правило, поставляются производителями периферии.

Вкладка **Drivers** позволяет выбирать, какие драйверы устройств необходимо добавить в систему, а какие можно убрать. Кроме этого, у каждого элемента периферии может быть набор различных драйверов и их версий, что можно также определить в выпадающем списке в таблице у каждого из элементов.

На вкладке Linker Script представлена более подробная информация о разметке памяти, которая производится с использованием linker-скрипта. Данный инструмент позволяет с использованием графического интерфейса переназначить

области адресации, добавить их или удалить, а также редактировать информацию о доступных элементах памяти.

Вкладка Enable File Generation предоставляет доступ к ручному выбору файлов, которые необходимо сгенерировать для дальнейшей разработки приложений.

На последней вкладке **Target BSP Directory** расположена ознакомительная информация о том, какие файлы по итогу всех внесенных изменений будут сгенерированы в выбранной директории.

В приложении nios_load_hal будут использоваться различные возможности блока Interval Timer, поэтому необходимо убедиться, что он выбран в качестве системного счетчика в поле sys_clk_timer, а модуль j_uart выбран как устройство стандартного ввода/вывода в полях stdin, stdout и stderr.

После настройки необходимо сгенерировать файлы, нажав клавишу Generate. Теперь можно закрыть BSP Editor и приступить к разработке основного приложения.

5.2.4. Приложение nios load hal

Вернувшись обратно в интерфейс Nios II SBT for Eclipse, необходимо создать новое приложение: File > New > Nios II Application. В поле BSP location нужно указать путь до BSP (рисунок 5.7), который был сгенерирован в выше разделе. Затем нужно нажать кнопку Finish.

🖨 Nios II Appli	ication	_		×
Nios II Appli	cation			
Create a new N	lios II Software Build Tools application pro	ject		
Project name:	nios_load_hal			
BSP location:	C:\intelFPGA\book\software\hal_bsp			
			Crea	ate
🗹 Use default	location			
Location:	C:\intelFPGA\book\software\nios_load_	hal		
Additional arg	uments:			
				<u>^</u>
Command:				
nios2-app-generate-makefileapp-dirbsp-dir/hal_bspelf-name				
🗹 Use relative	path			
?		Finish	Cance	:

Рисунок 5.7 Параметры для создания приложения nios load hal

В начале этого раздела мы описали базовые блоки системы, каждый из них можно либо реализовать в форме функции, которая будет вызываться в теле main(), либо можно воспользоваться функциями HAL для решения задачи.

Для удобства передачи информации между функциями создадим структурный тип данных с двумя полями: статус установки паузы (от англ. *hold* – удержание) и время включения между светодиодами (от англ. duration - длительность):

```
typedef struct cmnds{
    int hold;
    int dur;
} cmd_type;
```

Инициализация системы

Одной из возможностей HAL является инициализация, другими словами, предварительная настройка окружения перед выполнением главной программы. Для инициализации в первую очередь выполняется файл crt0.S. Он содержит базовые операции ассемблера, которые выполняют сброс кэшей инструкций и данных, настройку регистров указателей, сброс bss после чего выполняет файл alt_main.c. В нем инициализируется контроллер прерываний, вызывается функция alt_sys_init() для инициализации драйверов периферии по умолчанию, переопределяется символьный ввод/вывод (stdin, stdout и stderr) согласно ранее выбранному в BSP Editor, вызывается конструктор C++ и затем вызывается главная функция main().

В нашу систему добавим дополнительные условия инициализации: обнулим с самого начала регистры детектирования фронта, установим счетчику период работы и зададим необходимый режим:

```
#include "io.h"
#include "alt_types.h"
...
void init_sys(alt_u32 btn_base, alt_u32 timer_base)
{
    int period = 1; //период в миллисекундах
    //Инициализация счетчика: период и режим работы
    IOWR(timer_base, 3, (period>>16)); //старшие 16 бит
    IOWR(timer_base, 2, (period & 0x0000fff)); //младшие 16
бит
    IOWR(timer_base, 1, 0x0006);
    IOWR(btn_base, 3, 0bl1); //Сброс регистров перепада
}
```

Считывание информации с кнопок и переключателей

Для работы с PIO автоматически сгенерированы файлы с макросами для взаимодействия с периферией. Таким образом, можно воспользоваться готовыми решениями для того, чтобы считать регистры фронтов сигналов нажатия кнопок и по их наличию в зависимости от того, какая кнопка нажата, поставить переключение светодиодов на паузу или обновить значение периода между включениями светодиодов, считав значение со светодиодов.

```
#include "altera avalon pio regs.h"
void pio info(alt u32 btn base, alt u32 sw base, cmd type
*cmd)
{
 alt u8 btn;
 btn = (alt u8) IORD ALTERA AVALON PIO EDGE CAP(btn base)
       // считывание наличия произошедших перепадов на
& Ob11;
кнопках
if (btn!=0) {
                              // нажата первая кнопка
  if (btn & 0b01)
    cmd->hold = cmd->hold ^ 1;// изменить состояние паузы
  if (btn & 0b10)
                              // нажата вторая кнопка
    cmd->dur=IORD ALTERA AVALON PIO DATA(sw base)&0x03ff;
// изменить паузу между включениями
  IOWR ALTERA AVALON PIO EDGE CAP(btn base, 0b11);
  // обнулить регистры детектирования фронта
  }
}
```

Отображение информации на семисегментных индикаторах

Семисегментный индикатор – это устройство отображения информации, визуализирующее десятичные цифры, т.е. цифры от 0 до 9. По сути, это семь светодиодов (иногда 8 светодиодов, восьмой – точка-разделитель для отображения дробной части), расположенных так, что включение определенного набора определяет визуальное отображение арабских цифр. На рисунке 5.8 показан расширенный набор, отображающий набор шестнадцатеричных цифр.



Рисунок 5.8 Паттерны для шестнадцатеричных значений

Существуют несколько вариантов подключения наборов семисегментных индикаторов к устройству управления, например, когда одни и те же сегменты подключены к одному выводу и плюс каждый индикатор подключен к отдельному выводу управления питанием на сегментах (рисунок 5.9). Такой вариант подключения используют для экономии количества используемых портов.



Рисунок 5.9 Альтернативный вариант подключения семисегментных индикаторов

На плате DE10-Standard каждый сегмент каждого индикатора подключен отдельно, поэтому достаточно выставить контроллера на выход SEVS необходимую последовательность для включения соответствующих светодиодов. Последовательность определяется двоичным кодом, который задается переключателями на плате. На каждом из трех индикаторов необходимо отобразить единицы, десятки и сотни соответственно, а на четвертом отображать символ паузы в случае, когда нажата кнопка паузы. При значении на переключателях больше 999 условимся продолжать отображать 999.

Основной задачей в данной функции является отделить друг от друга единицы, десятки и сотни и выставить эти значения на соответствующие индикаторы. В рамках данной главы рассмотрим алгоритм **Double-Dabble**. Этот алгоритм относится к группе «сдвинуть-сложить» алгоритмов и предназначен для преобразования двоичного числа в двоично-десятичный вид при помощи операций

сдвига и сложения. Несмотря на то, что есть более простые способы – например, используя остаток от деления – алгоритм Double-Dabble является более интересным для рассмотрения. Алгоритм выполняется итерационно, каждая итерация начинается с операции сдвига влево. Преобразуемое число «вдвигается» по биту в буфер, каждые 4 бита которого впоследствии будут обозначать цифру преобразуемого числа. По завершении операции сдвига содержимое каждой цифры проверяется: если оно больше 4, то к значению цифры прибавляют 3. Количество итераций зависит от того, сколько цифр предполагается отображать. Пример для двузначного числа 73 представлен в таблице 5.1.

Десятки	Единицы	Число	Операция
0000	0000	0100 1001	Начало
0000	0000	1001 0010	Сдвиг 1
0000	0001	0010 0100	Сдвиг 2
0000	0010	0100 1000	Сдвиг 3
0000	0100	1001 0000	Сдвиг 4
0000	1001	0010 0000	Сдвиг 5
0000	1100	0010 0000	Прибавить 3 в единицы, т.к. больше 4
0001	1000	0100 0000	Сдвиг 6
0001	1011	0100 0000	Прибавить 3 в единицы, т.к. больше 4
0011	0110	1000 0000	Сдвиг 7
0011	1001	1000 0000	Прибавить 3 в единицы, т.к. больше 4
0111	0011	0000 0000	Сдвиг 8
7 ₁₀	310		

Таблица 5.1 Пример работы алгоритма Double-Dabble для десятичного числа 73

Паттерны зажигания индикаторов неизменны, поэтому их можно хранить в массиве, в котором порядковый номер каждого элемента соответствует отображаемой цифре. После определения цифр необходимо все эти значения записать в регистр с учетом нажатой кнопки паузы: если она нажата, то на старшем индикаторе необходимо отобразить букву «П».

```
void sevs_ind(alt_u32 sseg_base, cmd_type cmd)
{
    static const alt_u8 SEVS_VALUES[16] = {
        0x40, 0x79, 0x24, 0x30, 0x19, 0x92, 0x02, 0x78, 0x00,
        0x10, // 0-9
            0x88, 0x03, 0x46, 0x21, 0x06, 0x0E}; // a-f
        int pd,msg;
        int i=0;
```

```
int bcd=0b0000000000;
 int mask=0b1000000000;
 int a=0,b=0,c=0,buf1,buf2;
                        // 999 – максимум отображения
 if (cmd.dur > 999)
   pd = 999;
 else
   pd = cmd.dur;
 //алгоритм double-dabble
 for (i=0;i<12;i++) {
      if(a>4) \{a = a+3;\}
      if(b>4) \{b = b+3;\}
      if(c>4) \{c = c+3;\}
      bcd = a | (b << 4) | (c << 8);
      buf1 = (bcd \& 0x7ff);
      buf1 = buf1 << 1;
      buf2 = (pd\&mask);
      buf2 = buf2 >> (11-i);
      bcd = buf1 | buf2;
      mask = mask >> 1;
      a = bcd \& 0x00f;
      b = (bcd \& 0x0f0) >>4;
      c = (bcd \& 0xf00) >> 8;
  }
 msg = (SEVS VALUES[a]) | (SEVS VALUES[b]) << 8 |</pre>
(SEVS VALUES[c]<<16);
 if (cmd.hold)
   msg = 0x48 << 24 \mid msg;
                                          // знак паузы
 else
   msg = 0xff << 24 \mid msg;
                                          // пустой
 IOWR ALTERA AVALON PIO DATA(sseg base, msg);
```

Переключение светодиодов

}

Условие переключения светодиодов и паузы между переключениями вынесем в отдельную функцию. Алгоритм переключения аналогичен описанному в разделе 2.4, а для реализации паузы можно воспользоваться различными функциями HAL:

• usleep (unsigned int t): останавливает выполнение кода на t микросекунд;

- alt_nticks(): возвращает количество тактов, которое прошло с момента последнего сброса;
- alt_ticks_per_second(): возвращает количество тактов, которое происходит за секунду.

В текущей реализации предлагается применить первый вариант:

```
void led line(alt u32 led base, cmd type cmd)
{
  alt u16 led pattern;
  static alt u32 i = 0x1;
  if (cmd.hold)
    return;
  if (i >= 0x800) {
         led pattern = 0 \times 00;
         i = 0 \times 01;
       } else {
       led pattern = i-1;
           i = (i << 1);
       }
  IOWR ALTERA AVALON PIO DATA(led base, led pattern);
  usleep(1000*cmd.dur);
}
```

Отображение информации в консоли

Для работы с JTAG UART автоматически генерируются файлы драйверов, в которых прописаны регистры и базовые функции. Тем не менее, при настройке BSP в качестве устройства символьного вывода в предыдущем разделе был указан модуль j_uart. Для ввода/вывода воспользуемся стандартными конструкциями языка Си. В итоге файл main.c выглядит следующим образом:

```
#include <stdio.h>
#include <unistd.h>
#include "io.h"
#include "alt_types.h"
#include "system.h"
#include "altera_avalon_pio_regs.h"
typedef struct cmnds{
    int hold;
    int dur;
} cmd_type;
```

void init sys(alt u32 btn base, alt u32 timer base) { int period = 1; //период в миллисекундах //Инициализация счетчика: период и режим работы IOWR(timer base, 3, (period>>16)); //старшие 16 бит IOWR(timer base, 2, (period & 0x0000ffff)); //младшие 16 бит IOWR(timer_base, 1, 0x0006); //Сброс регистров детектирования перепада IOWR(btn base, 3, 0b11);} void pio info(alt u32 btn base, alt u32 sw base, cmd type *cmd) { alt u8 btn; btn = (alt_u8) IORD_ALTERA_AVALON_PIO_EDGE_CAP(btn_base) & Obl1; // считывание наличия произошедших перепадов на кнопках if (btn!=0) { // нажата первая кнопка if (btn & 0b01) cmd->hold = cmd->hold ^ 1; // изменить состояние паузы // нажата вторая кнопка if (btn & 0b10) cmd->dur = IORD ALTERA AVALON PIO DATA(sw base) & 0x03ff; // изменить паузу между включениями IOWR ALTERA AVALON PIO EDGE CAP(btn base, 0b11);} // обнулить регистры детектирования фронта void sevs ind(alt u32 sseg base, cmd type cmd){ static const alt u8 SEVS VALUES[16] = { 0x40, 0x79, 0x24, 0x30, 0x19, 0x92, 0x02, 0x78, 0x00, 0x10, // 0-9 0x88, 0x03, 0x46, 0x21, 0x06, 0x0E}; // a-f int pd,msg; int i=0;int bcd=0b0000000000; int mask=0b1000000000; int a=0, b=0, c=0, buf1, buf2; if (cmd.dur > 999) // 999 - максимум отображения pd = 999;else pd = cmd.dur;

```
//алгоритм double-dabble
  for (i=0;i<12;i++) {
      if(a>4){a = a+3;}
      if(b>4) \{b = b+3;\}
      if(c>4) \{c = c+3;\}
      bcd = a | (b << 4) | (c << 8);
      buf1 = (bcd \& 0x7ff);
      buf1 = buf1 << 1;
      buf2 = (pd\&mask);
      buf2 = buf2 >> (11-i);
      bcd = buf1 | buf2;
      mask = mask >> 1;
      a = bcd \& 0x00f;
      b = (bcd \& 0x0f0) >>4;
      c = (bcd \& 0xf00) >> 8; \}
 msg = (SEVS VALUES[a]) | (SEVS VALUES[b]) << 8 |</pre>
(SEVS VALUES[c]<<16);
  if (cmd.hold)
    msg = 0x48 << 24 \mid msg;
                                          // знак паузы
  else
    msg = 0xff << 24 \mid msg;
                                           // пустой
  IOWR ALTERA AVALON PIO DATA(sseg base, msg);}
void led line(alt u32 led base, cmd type cmd) {
  alt u16 led pattern;
  static alt u32 i = 0x1;
  if (cmd.hold)
    return;
  if (i >= 0x800) {
         led pattern = 0x00;}
         i = 0 \times 01;
        else {
      led pattern = i-1;
          i = (i<<1);}
  IOWR ALTERA AVALON PIO DATA(led base, led pattern);
  usleep(1000*cmd.dur);}
```

```
int main(){
    cmd_type sw_cmd={0,100}; // первоначальные значения паузы
и интервала
    int current;

    init_sys(BTN_BASE, TIMER_BASE);
    while(1){
        pio_info(BTN_BASE, SWITCH_BASE ,&sw_cmd);
        if (sw_cmd.dur!=current){ // детектирование изменения
            printf("Interval: %03u ms \n", sw_cmd.dur);
            current = sw_cmd.dur; // обновление значения
        }
        sevs_ind(SEVS_BASE, sw_cmd);
        led_line(LEDR_BASE, sw_cmd);
    }
}
```

По завершению написания программы необходимо повторить шаги, описанные в разделе 2.3.3. После загрузки программы на плату на семисегментных индикаторах отобразится значение по умолчанию (100). При нажатии на кнопку 0 переключение светодиодов остановится, появится буква «П», при повторном нажатии работа возобновится. По нажатию на кнопку 1 время переключения светодиодов изменится, и это отобразится на семисегментных индикаторах. Фрагмент работы кода на плате представлен на рисунке 5.10.



Рисунок 5.10 Фрагмент работы программы nios load2 на отладочной плате

6. ПРЕРЫВАНИЯ и ISR

Архитектура одноядерных микроконтроллеров и микропроцессоров предполагает последовательное выполнение операций: код, записанный в память, выполняется шаг за шагом, инструкция за инструкцией. Однако зачастую в программе могут появляться задачи, которые являются наиболее важными к исполнению, т.е. у них более высокий *приоритет* выполнения. В системе типа round-robin, которую мы реализовывали в предыдущих разделах, все задачи имеют одинаковый приоритет и выполняются строго друг после друга. В данной главе мы оптимизируем программу за счёт использования *прерываний*.

6.1.Введение

Исключение (*exception*) – это ситуация, при которой выполняется остановка выполнения главного кода и переход к выполнению другой задачи, что вызвано событием – внутренним или внешним, требующим немедленной обработки. По умолчанию все исключения в процессоре Nios II делятся на следующие категории:

- Исключение по сбросу (*reset*): возникает при сбросе процессора. Выполнение автоматически переходит к адресу сброса, который указывается при настройке процессора;
- Исключение по остановке (*break*): может возникнуть при использовании точек останова в модуле отладки **JTAG Debug**;
- Исключение по прерыванию: возникает вследствие сигналов, полученных от периферии, которые необходимо обработать вне очереди;
- Программное исключение: могут возникать вследствие использования неопределенных команд или каких-либо некорректных событий, таких как деление на ноль,

В рамках данного учебного пособия мы подробнее рассмотрим реализацию прерываний с использованием процессора Nios II.

6.2. Прерывания в Nios II

Архитектура процессора Nios II имеет *встроенный контроллер прерываний* (англ. *Internal Interrupt Controller*), который мы рассмотрим далее и будем использовать в данной главе, однако, помимо этого, имеется поддержка использования внешнего контроллера прерываний.

При использовании встроенного контроллера прерываний устройства периферии могут подключаться к одному из входов irq[31..0] для выполнения запроса на прерывания. Прерывание будет обработано при выполнении трех условий:

- Бит PIE (*Peripheral Interrupts Enable*) регистра status установлен в единицу;
- На один из 32 входов порта irq принят запрос на прерывание;
- Соответствующий входу irq бит регистра ienable установлен в единицу.

Установка бита PIE в ноль полностью отключает возможность обработки прерываний, а значение каждого бита в регистре ienable означает, что прерывание с соответствующего ему входа разрешено. Схема аппаратного прерывания представлена на рисунке 6.1. Регистр ipending записывает информацию о том, какой из входов является источником прерывания.



Рисунок 6.1 Схема аппаратного прерывания в Nios II

Ранее в разделе 3.2.3 мы кратко определили функционал и работу обработчика исключений. Рассмотрим подробнее что происходит при возникновении прерываний⁷:

- 1. Завершается выполнение текущей инструкции;
- 2. Производится отключение дальнейших прерываний (бит PIE обнуляется), сохранение содержимого **регистров статуса** и программного счетчика (в нем находится адрес следующей инструкции прерываемой программы)
- 3. В программный счетчик загружается адрес, по которому располагаются процедуры обработки исключений;

⁷ Порядок обработки для версии Nios II/f имеет некие отличия, подробнее можно прочитать в [2]

- 4. Обработчик сохраняет содержимое регистров процессора;
- 5. Обработчик определяет источник прерывания;
- 6. В соответствии с источником прерываний вызывается процедура обработки прерывания (англ. ISR, interrupt service routine);
- 7. ISR сбрасывает соответствующие условия возникновения прерываний;
- 8. Производится выполнение всех необходимых функций, связанных с этим прерыванием, по окончанию выполнение возвращается в обработчик исключений;
- 9. Обработчик восстанавливает изначальное содержимое всех регистров;
- 10.Работа процессора восстанавливается путем выполнения команды ассемблера eret (*exception return*), которая восстанавливает содержимое регистра status и значение программного счетчика; процессор вновь работает в нормальном режиме.

Обработчик исключений для процессора Nios II является программной частью, скрытой от пользователя, и входит в HAL.

6.3.Обработка прерываний в рамках HAL

В НАL содержится процедура, которая наблюдает за прерываниями и выполняет необходимые для них задачи. Данная процедура называется *обработчиком исключений (exception handler)*. Эта процедура располагается в памяти по адресу, который был указан при сборке системы в Platform Designer в качестве вектора исключений (раздел 2.2.2). Обработчик прерываний выполняет три основные операции:

- Coxpaняет содержимое регистров (alt_irq_entry.S, alt exception entry.S);
- Определяет источник прерывания и в зависимости от приоритета перенаправляет программу на выполнение к соответствующей процедуре (alt irq handler.c);
- По окончанию обработки прерывания подгружает ранее сохраненные значения в регистры (alt exception entry.S).

Для работы с процедурами прерываний HAL содержит набор функций:

- alt_irq_register() регистрация процедуры прерывания;
- alt_irq_disable() отключение прерывания от конкретного источника;
- alt_irq_enable() включение прерывания от конкретного источника;
- alt_irq_disable_all() отключение прерываний от всех источников;

- alt irq enable all() включение прерываний от всех источников;
- alt_irq_interruptible() и alt_irq_non_interruptible() - настройка срабатывания прерываний в процессе выполнения процедуры другого прерывания
- alt_irq_enabled() возвращает информацию о разрешённых (англ. *enabled*) прерываниях.

Рассмотрим подробнее процедуру регистрации прерывания:

Аргумент id соответствует номеру модуля, для которого регистрируется прерывание, context – это указатель на данные, которые необходимы для конкретной процедуры обработки прерывания, а handler – это название самой функции, которую необходимо выполнить по прерыванию. Регистрация прерывания необходима для того, чтобы при получении сигнала прерывания процессор знал, какую процедуру для данного прерывания вызвать.

Функция, указанная аргументом handler, имеет следующий вид:

void isr (void* context, alt u32 id)

При этом аргументы context и id соответствуют этим же аргументам, передаваемым в функцию int alt irq register().

6.4. Реализация прерываний в проекте nios load2

В системе nios_load2 прерывание может использоваться счетчиком, чтобы производить переключение светодиодов. Ранее при сборке системы в среде Platform Designer прерывания уже были настроены, поэтому для новой реализации системы можно использовать готовую аппаратную реализацию из предыдущего раздела. Новая версия программы в псевдокоде будет выглядеть следующим образом:

```
Инициализация системы;
Регистрация обработки прерываний от счетчика;
Бесконечный цикл() {
Считывание информации с кнопок и переключателей;
Отображение информации на семисегментных индикаторах;
Отображение информации в консоли;
}
```

Обработчик прерываний в рамках HAL может взаимодействовать с другими функциями как через глобальные переменные, так и с помощью *контекста* (англ. *context*) – такой переменной, которая содержит все необходимые данные для обработки прерывания. В данной реализации будет продемонстрирован второй способ обмена данными. При обработке прерывания от счетчика необходима информация как о базовых адресах периферии, так и информация о состоянии системы (период, пауза). Для объединения всех этих данных в одну переменную воспользуемся структурой, которую определим следующим образом:

```
typedef struct cntxt{
    alt_u32 timer_base;
    alt_u32 led_base;
    cmd_type *cmd_p;
} cntxt type;
```

Системный счетчик осуществляет запрос на прерывание каждую микросекунду, в обработчике прерывания необходимо провести подсчет микросекунд и по достижению необходимого значения переключить светодиоды:

```
#include "sys/alt irq.h"
static void led line isr(void* context, alt u32 id)
{
 alt u16 led pattern;
  static alt u32 i = 0x1;
 cntxt type *ctxt;
  cmd type *cmd;
  static int ntick = 0;
  ctxt = (cntxt type *) context;
  cmd = ctxt -> cmd p;
//Сброс регистра to:
  IOWR(ctxt->timer base, 0, 0);
  if (cmd->hold)
    return;
  if (ntick < cmd->dur)
      ntick++;
  else {
  if (i >= 0x800) {
```

```
led_pattern = 0x00;
i = 0x01;
} else {
    led_pattern = i-1;
    i = (i<<1);
}
IOWR_ALTERA_AVALON_PIO_DATA(ctxt->led_base,
led_pattern);
ntick = 0;
}
```

Каждый раз при вызове данной функции проверяется достижение количества «тиков» указанного переключателями значения, и по его достижению производится переключение значения, выводимого на светодиоды. Остальные функции (инициализации, обработки данных кнопок и переключателей и вывод на семисегментные индикаторы) остаются такими же, как и в предыдущей главе. Код главной программы выглядит следующим образом:

```
. . .
#include "sys/alt irq.h"
typedef struct cmnds{
 int hold;
 int dur;
} cmd type;
typedef struct cntxt{
  alt u32 timer base;
  alt u32 led base;
  cmd type *cmd p;
} cntxt type;
static void led line isr(void* context, alt_u32 id){
 alt u16 led pattern;
  static alt u32 i = 0x1;
  cntxt type *ctxt;
 cmd type *cmd;
  static int ntick = 0;
  ctxt = (cntxt type *) context;
  cmd = ctxt -> cmd p;
```

```
IOWR(ctxt->timer base, 0, 0);
    if (cmd->hold)
      return;
    if (ntick < cmd->dur)
       ntick++;
   else {
    if (i >= 0x800) {
        led pattern = 0 \times 00;
         i = 0 \times 01;
        } else {
           led pattern = i-1;
            i = (i << 1);
    IOWR ALTERA AVALON PIO DATA(ctxt->led base,
led pattern);
   ntick = 0;
   // for (j=0;j<255*cmd.dur;j++) { }; }</pre>
 • • •
 int main() {
   cmd type sw cmd={0,100}; // инициализация: паузы нет,
интервал 100 мс
    int current;
   cntxt type my cntxt;
   init sys(BTN BASE);
   my cntxt.timer base = SYS TMR BASE;
   my cntxt.led base = LEDR BASE;
   my cntxt.cmd p = &sw cmd;
   alt irq register(SYS TMR IRQ, (void *) &my cntxt,
led line isr);
   while(1) {
      pio info(BTN BASE, SWITCH BASE ,&sw cmd);
      if (sw cmd.dur!=current) {//изменение интервала
          printf("Interval: %03u ms \n", sw cmd.dur);
          current = sw cmd.dur; // запоминание текущего
интервала
        }
      sevs ind(SEVS BASE, sw cmd);}}
```

Заключение

В рамках данного учебного пособия были представлены материалы, описывающие последовательность создания системы на базе процессора с программным ядром Nios II. Мы познакомились с концепцией настраиваемого ядра софт-процессора, разобрали его архитектуру и научились подключать различную периферию к процессорной системе. Также мы научились создавать приложения для собранной системы и поработали с прерываниями.

Параллельно с изучением процессора Nios II был разобран интерфейс САПР Quartus Prime – инструмента, который позволяет проектировать системы на базе ПЛИС фирмы Intel. Целью данного пособия было дать «быстрый старт» и ответить на основные вопросы, которые чаще всего возникают у читателя. Полученные в ходе прохождения пособия навыки должны послужить основой для дальнейшего изучения процессорных систем. Для последующего изучения авторы рекомендуют ознакомиться с материалами, указанными в ссылках, а также посетить следующие ресурсы:

- <u>https://marsohod.org</u> российский ресурс, посвященный тематике ПЛИС;
- <u>https://habr.com/ru/hub/fpga/</u> раздел сайта Хабр, где многие пользователи делятся своим опытом различных проектов на ПЛИС;
- <u>https://hackaday.com/tag/fpga/</u> зарубежный ресурс, так же регулярно публикующий различные проекты на ПЛИС.

Авторы надеются, что материал учебного пособия окажется полезным и поможет читателям сделать свои первые шаги в освоении процессорных систем.

Ссылки

- [1] Intel FPGA, «Intel Quartus Prime Standard Edition User Guide: Design Compilation,» 2019.
- [2] Intel FPGA, Nios II Gen2 Processor Reference Guide, 2016.
- [3] Intel FPGA, «Nios II Processor Reference Handbook,» 2016.
- [4] Intel FPGA, «Avalon Interface Specifications,» 2018.
- [5] Intel FPGA, «Nios II Gen2 Software Developer's Handbook,» 2018.
- [6] Д. Харрис и С. Харрис, Цифровая схемотехника и архитектура компьютера, 2017.

Приложение Таблица подключения периферии к ПЛИС на плате DE10-Standard

1 11			
SDRAM_ADDR[0]	PIN_AK14	KEY[0]	PIN_AJ4
SDRAM_ADDR[1]	PIN_AH14	KEY[1]	PIN_AK4
SDRAM_ADDR[2]	PIN_AG15	KEY[2]	PIN_AA14
SDRAM_ADDR[3]	PIN_AE14	HEX0[0]	PIN_W17
SDRAM_ADDR[4]	PIN_AB15	HEX0[1]	PIN_V18
SDRAM_ADDR[5]	PIN_AC14	HEX0[2]	PIN_AG17
SDRAM_ADDR[6]	PIN_AD14	HEX0[3]	PIN_AG16
SDRAM_ADDR[7]	PIN_AF15	HEX0[4]	PIN_AH17
SDRAM_ADDR[8]	PIN_AH15	HEX0[5]	PIN_AG18
SDRAM_ADDR[9]	PIN_AG13	HEX0[6]	PIN_AH18
SDRAM_ADDR[10]	PIN_AG12	HEX1[0]	PIN_AF16
SDRAM_ADDR[11]	PIN_AH13	HEX1[1]	PIN_V16
SDRAM_ADDR[12]	PIN_AJ14	HEX1[2]	PIN_AE16
SDRAM_DQ[0]	PIN_AK6	HEX1[3]	PIN_AD17
SDRAM_DQ[1]	PIN_AJ7	HEX1[4]	PIN_AE18
SDRAM_DQ[2]	PIN_AK7	HEX1[5]	PIN_AE17
SDRAM_DQ[3]	PIN_AK8	HEX1[6]	PIN_V17
SDRAM_DQ[4]	PIN_AK9	HEX2[0]	PIN_AA21
SDRAM_DQ[5]	PIN_AG10	HEX2[1]	PIN_AB17
SDRAM_DQ[6]	PIN_AK11	HEX2[2]	PIN_AA18
SDRAM_DQ[7]	PIN_AJ11	HEX2[3]	PIN_Y17
SDRAM_DQ[8]	PIN_AH10	HEX2[4]	PIN_Y18
SDRAM_DQ[9]	PIN_AJ10	HEX2[5]	PIN_AF18
SDRAM_DQ[10]	PIN_AJ9	HEX2[6]	PIN_W16
SDRAM_DQ[11]	PIN_AH9	HEX3[0]	PIN_Y19
SDRAM_DQ[12]	PIN_AH8	HEX3[1]	PIN_W19
SDRAM_DQ[13]	PIN_AH7	HEX3[2]	PIN_AD19
SDRAM_DQ[14]	PIN_AJ6	HEX3[3]	PIN_AA20
SDRAM_DQ[15]	PIN_AJ5	HEX3[4]	PIN_AC20
SDRAM_BA[0]	PIN_AF13	HEX3[5]	PIN_AA19
SDRAM_BA[1]	PIN_AJ12	HEX3[6]	PIN_AD20
SDRAM_LDQM	PIN_AB13	HEX4[0]	PIN_AD21
SDRAM_UDQM	PIN_AK12	HEX4[1]	PIN_AG22
SDRAM_RAS_N	PIN_AE13	HEX4[2]	PIN_AE22
SDRAM_CAS_N	PIN_AF11	HEX4[3]	PIN_AE23
SDRAM_CKE	PIN_AK13	HEX4[4]	PIN_AG23
SDRAM_CLK	PIN_AH12	HEX4[5]	PIN_AF23
SDRAM_WE_N	PIN_AA13	HEX4[6]	PIN_AH22
SDRAM_CS_N	PIN_AG11		

Смирнов Даниил Сергеевич Дейнека Иван Геннадьевич Алейник Артем Сергеевич Шарков Илья Александрович

ОСНОВЫ РАЗРАБОТКИ ВСТРАИВАЕМЫХ СИСТЕМ НА ПЛИС С ИСПОЛЬЗОВАНИЕМ ПРОЦЕССОРА NIOS II®

Учебное пособие

В авторской редакции Редакционно-издательский отдел Университета ИТМО Зав. РИО Н.Ф. Гусарова Подписано к печати Заказ № Тираж Отпечатано на ризографе

Редакционно-издательский отдел Университета ИТМО 197101, Санкт-Петербург, Кронверский пр., 49